[发明专利]以处理器为核心的电路时序测量方法和装置

说明书

本发明提供了一种以处理器为核心的电路时序测量方法和装置，该方法包括：确定以处理器为核心的电路访存关系，列出连接器件的输入输出管脚表；根据管脚表，确定信号传输链路径测量点；对路径测量点进行分析，得到信号特性列表；获得各个器件与时序相关的端点信号数据；将端点信号数据与器件手册数据比对，得到时序分析结果。本发明可以在不完全测试的情况下，将信号因传输链路造成的变性引入测量中，将测量和分析结果相结合，获得最接近于完全测量的信号，可以用于分析电路的时序是否满足器件手册的时序关系，适用于无法直接在器件管脚测量全部电路信号特性的情况。

技术领域

本发明涉及计算机技术领域，具体地，涉及以处理器为核心的电路时序测量方法和装置。

背景技术

在电子计算机硬件电路中以处理器为核心的电路是整个计算机的核心，因为处理器与多个外围电路存在读写访存关系，且其外围电路因连接或控制需求，信号在传输链路上存在变性的情况，因此要判断电路访存时序是否正确和可靠。

目前，一般需要对器件管脚的信号全部进行测量，才能正确的反映信号特性。然而实际工作中往往因电路设计的限制，如器件管脚过密、信号分布在PCB板正反两侧、信号传输至单机其他模块等，导致无法直接测量，而变性后的信号已和器件手册标准数据值有较大的差别，如果直接按手册值分析则必然和电路实际情况不符。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种以处理器为核心的电路时序测量方法和装置。

本发明提供一种以处理器为核心的电路时序测量方法，包括：

步骤1：以处理器为核心，确定与处理器连接的器件访存关系，列出连接的各个器件输入输出管脚表；

步骤2：根据所述输入输出管脚表，确定各管脚信号传输链的路径测量点；

步骤3：对所述路径测量点进行分析，得到信号特性列表；

步骤4：根据所述信号特性列表，获得各个器件与传输时序相关的输入输出管脚端点信号数据；

步骤5：将所述端点信号数据与器件手册的标准数据进行比对，得到时序分析结果。

可选地，所述步骤1包括：

步骤1.1：根据原理图生成器件和器件管脚列表，获取具备时序接口的集成电路器件；所述时序接口包括：控制信号接口、地址信号接口和数据信号接口；

步骤1.2：将处理器作为核心器件，与其通信的其他器件均划入电路分析范围；

步骤1.3：按照所述电路分析范围，整理出与其传输时序相关的器件输入输出管脚列表。

可选地，所述步骤2包括：

根据所述输入输出管脚表，将每个器件的输入管脚作为链路终点，每个器件的输出管脚信号作为链路起点，梳理出每个器件的输入管脚信号传输链路；其中，所述传输链路上每个标识点均为路径测量点。

可选地，所述步骤3包括：

结合电路实物对所述路径测量点进行分析，以区分为直接测量点或间接测量点；

若为直接测量点，则直接测试该点信号波形并记录与参考源的关系；

若为间接测量点，则根据链路状态将该点信号区分为传输变性信号或设计变性信号，并将传输变性参数或设计变性参数写入所述信号特性列表。

可选地，所述步骤5包括：

将所述端点信号数据与器件手册的标准数据进行比对，若符合所述器件手册的标准数据，则输出测量通过的结果；若不符合所述器件手册的标准数据，则输出测量不通过的结果。