[发明专利]存储器装置的极性写入单元架构

说明书

本发明描述用于存储器装置的极性写入单元架构的方法、系统及装置。在实例中，所述所描述架构可包含存储器单元，所述存储器单元各自包含材料或以其它方式与所述材料相关联，所述材料经配置以至少部分地基于施加到所述材料的写入电压的极性而存储一组逻辑状态中的一者。所述存储器单元中的每一者还可包含经配置以将所述材料与存取线选择性地耦合的单元选择组件。在一些实例中，所述材料可包含硫属化物，且所述材料可经配置以在所述硫属化物的非晶状态中存储所述一组逻辑状态中的每一者。在各种实例中，不同逻辑状态可与相应存储器单元的所述材料的不同组成分布、相应存储器单元的所述材料的不同阈值特性或其它特性相关联。

交叉参考

本专利申请案主张皮罗瓦诺(Pirovano)等人在2019年1月25日提出申请的标题为“存储器装置的极性写入单元架构(POLARITY-WRITTEN CELL ARCHITECTURES FOR AMEMORYDEVICE)”的第16/257,521号美国专利申请案的优先权，所述美国专利申请案转让给本申请案的受让人且以其全文引用方式明确地并入本文中。

背景技术

下文一般来说涉及存储器装置，且更具体来说涉及存储器装置的极性写入单元架构。

存储器装置广泛地用于在例如计算机、无线通信装置、相机、数字显示器及类似者的各种电子装置中存储信息。信息是通过编程存储器装置的不同状态而存储的。举例来说，二进制装置最常存储通常由逻辑1或逻辑0表示的两个状态中的一者。在其它装置中，可存储多于两个状态。为存取所存储信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为存储信息，装置的组件可将状态写入或编程于存储器装置中。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、静态RAM(SRAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器(SSM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器单元可甚至在不存在外部电源的情况下维持其所存储逻辑状态达延长时间周期。易失性存储器单元可随着时间而丢失其所存储状态，除非由外部电源周期性地刷新所述易失性存储器单元。

改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、减少电力消耗或降低制造成本，以及其它度量。在一些应用中，可期望使用相对低电压来存取存储器单元。可进一步期望增加读取或写入裕量、降低对所存储逻辑状态的降级或损坏的敏感度以及其它改进，包含对于使用相对低电压来存取存储器单元的存储器单元架构。

附图说明

图1图解说明根据如本文中所公开的实例的支持极性写入单元架构的存储器装置的实例。

图2图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的电路的实例。

图3图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图的实例。

图4图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图的实例。

图5图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图的实例。

图6图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图的实例。

图7图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的单元结构的实例。

图8图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的单元结构的实例。

图9展示根据本公开的方面的支持存储器装置的极性写入单元架构的存储器装置的框图。