[发明专利]用于将模拟神经网与FPGA路由组合在单片集成电路中的装置和方法

说明书

本发明公开了一种用户可编程集成电路，该用户可编程集成电路包括用户可编程路由网络，该用户可编程路由网络包括能够由用户可编程元件选择性地彼此耦接的多个互连导体。多个矩阵矢量乘法器，每个矩阵矢量乘法器具有多条字线，每条字线耦接到用户可编程路由网络的互连导体中的一个互连导体中的不同的第一互连导体，字线与多条求和位线形成相交，每个相交处的可编程Vt晶体管具有连接到相交字线的栅极、连接到固定电势的源极和连接到相交求和位线的漏极。电荷‑脉冲宽度转换器电路与矩阵矢量乘法器中的每一个矩阵矢量乘法器相关联，每个矩阵矢量乘法器具有耦接到求和位线中的一条求和位线的输入，以及耦接到用户可编程路由网络的互连导体中的不同的第二互连导体的脉冲输出。

背景技术

本发明涉及集成电路技术。更具体地，本发明涉及模拟神经网络以及将模拟神经网络与现场可编程门阵列技术组合。

神经网络通过将若干函数连接在一起来构建，这些函数包括矩阵矢量积、校正(RELU激活函数)和一组值的最大值(最大池化)。理想的神经网络集成电路可采用可编程方式将这些函数连接在一起。

使用数字计算来构建神经网络是不理想的，因为其消耗的功率量不合理。基于模拟的神经网络集成电路可以有效地计算每个层的项。神经网络功能在每个层中的模拟域中实现，但在将模拟电压电平路由到下一层时出现问题。神经网络功能的模拟计算消耗功率较少，但是路由可变电压较为困难，因为缓冲需要使用运算放大器，该运算放大器引入误差，并且消耗大量的管芯面积和静态功率。此类路由当前针对每个应用进行单独设计并且硬连线到每个集成电路中，从而使其昂贵且不灵活。目前，该路由在制造层面上完成。

在数字域中结合处理可以是有吸引力的全模拟神经网络系统替代方案。然而，在数字域和模拟域之间来回转换非常昂贵。此外，此类转换会减慢系统的速度，并且提供在计算中引入错误的机会。

图1是描绘具有输入和输出数字接口的现有技术矩阵矢量乘法器单元的示例的框图。单个集成电路通常将包含许多这样的矩阵矢量乘法器。

用于该现有技术矩阵矢量乘法器单元的输入接口为数模转换器(DAC)的形式，该转换器具有耦接到矩阵矢量乘法器单元的字线输入W1至Wn的模拟输出，并且输出接口为耦接到矩阵矢量乘法器单元的位线B1至Bn的模数转换器(ADC)的形式。在该现有技术实施的一个实例中，数模转换器和模数转换器都是8位分辨率。权重被编程为矩阵矢量乘法器中的可变导电(使用例如可编程晶体管，诸如闪存设备)，并且表示神经网络权重。矩阵矢量乘法器单元的输入由数模转换器提供，从而产生作为输入信号电压和可变导电权重的乘积的电流。

当使用具有8位分辨率的数模转换器和模数转换器时，需要超过四十年的线性度，包括从8位数模转换器分辨率开始的约二十年的施加电压分辨率，以及当在可变电导传输曲线的线性部分操作时假设约二十年的8位可变电导权重分辨率。当输入电压处于8位范围的高端并且编程的可变电导处于传输曲线的低端时，该方案会出现一个问题。由于可变电导传输曲线的低端是非线性的，因此当输入电压处于8位范围的高端并且编程的可变电导处于传输曲线的低端时，矩阵矢量乘法器单元的准确度受到最大程度的影响。

发明内容

本发明基于FPGA，非常适合于以可变脉冲宽度的形式路由模拟时间。

神经网络的每个层包括矩阵乘法器，该矩阵乘法器将每条字线上的模拟输入值乘以每条位线上的乘法器权重以生成点积，然后对每条位线上的点积求和。从电压到时间的转换采用充电到模拟电压的电容器，该电容器由电流源放电并且生成具有表示由耦接到电容器的比较器触发的模拟电压的宽度的脉冲(模拟时间脉冲)。所有这些元件都是简单的小电路。然后反向脉冲用于将路由模拟时间脉冲转换回模拟电压。为了提高速度和准确度，可以添加额外的电路。

在一个实施方案中，字线以恒定电压下的模拟时间脉冲进行脉冲调制，其中乘法器权重来自非易失性晶体管上的阈值电压(Vt)设置，并且消除了一些混合模拟/数字替代解决方案(如上述解决方案)所需的超过四十年的线性度。这消除了数模输入转换并减少了误差，同时利用单个施加的电压赋予了所需的功能。