[发明专利]增强速度模式下的数据通信

说明书

一种互连控制器包括：数据链路层控制器，所述数据链路层控制器耦合到事务层，其中所述数据链路层控制器选择性地从所述事务层接收数据分组并将所述数据分组发送到所述事务层；以及物理层控制器，所述物理层控制器耦合到所述数据链路层控制器和通信链路。所述物理层控制器选择性地以第一预定链路速度操作。所述物理层控制器具有增强速度模式，其中响应于执行链路初始化，所述互连控制器查询数据处理平台以确定是否允许所述增强速度模式，执行至少一个设置操作以选择增强速度，其中所述增强速度大于所述第一预定链路速度，并且随后使用所述增强速度操作所述通信链路。

背景技术

数据通信系统常规上被设计成遵守已发布的通信标准，因此一个制造商的部件可以与不同制造商的部件进行互操作。例如，许多现代计算装置利用输入/输出(I/O)适配器和总线，所述I/O适配器和总线利用外围部件互连(PCI)或PCI Express(PCIe)互连标准的某一版本或实现方式。PCIe标准指定用于将外围装置附接到主计算机的计算机通信互连。PCIe是较早期PCI标准的扩展，所述较早期PCI标准使用现有的PCI编程概念，但是使计算机互连基于更快的物理层通信协议。PCIe物理层由上游装置与下游装置之间的双重单向链路组成。

PCIe标准由外围部件互连特殊兴趣小组(PCI-SIG)发布。PCI-SIG不时地修订标准以反映增强速度和能力。例如，PCIe 1.0在2003年发布并指定每秒2.5千兆次传输(GT/s)的传输速率。PCIe 2.0在2007年推出并提供5.0GT/s传输速率，随后是2010年具有8.0GT/s传输速率的PCIe 3.0和2017年具有16.0GT/s传输速率的PCIe 4.0。因此，所述标准以3至7年周期发布的新版本以较长的离散步长提高传输速率。

同时，半导体制造技术迅速发展。诸如深亚微米光刻法和低压互补金属氧化物半导体(CMOS)晶体管之类的技术提高了处理速度，这使得诸如PCI-SIG之类的标准设置机构难以跟上发展的步伐。

附图说明

图1以框图形式示出了使用现有技术中已知的外围部件接口(PCIe)链路的示例性数据处理平台；

图2以框图形式示出了根据一些实施例的使用具有增强速度模式(ESM)的PCIe链路的数据处理平台的一部分；

图3以框图形式示出了根据一些实施例的适用于图2的数据处理平台的具有增强速度模式的互连控制器；

图4示出了根据一些实施例的由图3的互连控制器执行的链路初始化设置的流程图；

图5示出了根据示例性实施例的图3的互连控制器的增强能力描述符；

图6示出了图5的扩展能力描述符的PCIe扩展能力报头；

图7示出了地址映射图，所述地址映射图示出了图2的PCIe根联合体使用当前的扩展能力描述符定位后续的扩展能力描述符；

图8示出了图5的扩展能力描述符的PCIe ESM报头1；

图9示出了图5的扩展能力描述符的PCIe ESM报头2；

图10示出了图5的扩展能力描述符的ESM状态寄存器；

图11示出了图5的扩展能力描述符的ESM控制寄存器；

图12示出了图5的扩展能力描述符的ESM能力1寄存器；

图13示出了图5的扩展能力描述符的ESM能力7寄存器；并且

图14示出了示出图3的互连控制器的初始化的时序图；并且

图15以框图形式示出了根据一些实施例的支持PCIe事务层或CCIX事务层的通信控制器。