[发明专利]逻辑电路系统封装在审
申请号: | 201980079576.2 | 申请日: | 2019-10-25 |
公开(公告)号: | CN113168454A | 公开(公告)日: | 2021-07-23 |
发明(设计)人: | S·A·林恩;J·M·加德纳 | 申请(专利权)人: | 惠普发展公司;有限责任合伙企业 |
主分类号: | G06F21/44 | 分类号: | G06F21/44;G06F21/60;G06F13/42;B41J2/175 |
代理公司: | 北京市汉坤律师事务所 11602 | 代理人: | 初媛媛;吴丽丽 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 逻辑电路 系统 封装 | ||
1.一种用于可更换打印设备部件的逻辑电路系统封装,所述逻辑电路系统封装包括用于与打印设备逻辑电路通信的接口以及至少一个逻辑电路,所述至少一个逻辑电路被配置为:
经由所述接口接收请求和参考时钟信号;并且
响应于所述请求和所述参考时钟信号,经由所述接口传输指示计数的数字值,
其中,所述数字值基于所述参考时钟信号而变化。
2.如权利要求1所述的逻辑电路系统封装,其中,所述至少一个逻辑电路包括以下各项中的至少一项,以基于所接收到的参考时钟信号来得到所述计数:
时钟发生器,以及
参考时钟监视器。
3.如权利要求1或2所述的逻辑电路系统封装,其中,所述请求包括第一读取请求和第二读取请求,所述第一读取请求和所述第二读取请求包括不同的读取地址,所述逻辑电路被配置为:
经由所述接口接收所述第一读取请求;
响应于所述第一读取请求,经由所述接口传输所述数字值的第一部分;
经由所述接口接收所述第二读取请求;并且
响应于所述第二读取请求,经由所述接口传输所述数字值的第二部分。
4.如权利要求3所述的逻辑电路系统封装,其中,所述数字值的第一部分包括所述数字值的最高有效位,所述数字值的第二部分包括所述数字值的最低有效位。
5.如权利要求1或2所述的逻辑电路系统封装,其中,所述至少一个逻辑电路被配置为:
经由所述接口接收第一请求;
经由所述接口接收第一参考时钟信号;
响应于所述第一请求,经由所述接口传输第一数字值,所述第一数字值指示在所述第一参考时钟信号的预定数量周期期间的第一计数;
经由所述接口接收第二请求;
经由所述接口接收第二参考时钟信号;并且
响应于所述第二请求,经由所述接口传输第二数字值,所述第二数字值指示在所述第二参考时钟信号的所述预定数量周期期间的第二计数,
其中,所述第一数字值不同于所述第二数字值。
6.如权利要求5所述的逻辑电路系统封装,其中,
所述第一请求用于选择内部时钟信号以进行采样;
所述第一数字值指示在所述第一参考时钟信号的所述预定数量周期期间所选择的内部时钟信号的第一周期计数;
所述第二请求用于选择所述内部时钟信号以进行采样;并且
所述第二数字值指示在所述第二参考时钟信号的所述预定数量周期期间所选择的内部时钟信号的第二周期计数。
7.如权利要求5或6所述的逻辑电路系统封装,其中,所述第一参考时钟信号具有第一频率,并且所述第二参考时钟信号具有不同于所述第一频率的第二频率。
8.如权利要求7所述的逻辑电路系统封装,其中,所述第一频率大于所述第二频率,并且
其中,所述第一数字值小于所述第二数字值。
9.如权利要求7所述的逻辑电路系统封装,其中,所述第一频率小于所述第二频率,并且
其中,所述第一数字值大于所述第二数字值。
10.如权利要求3至9中任一项所述的逻辑电路系统封装,其中,所述至少一个逻辑电路包括用于生成内部时钟信号的时钟发生器,所述至少一个逻辑电路被配置为:
在接收到所述第一请求之前,经由所述接口接收用于打开所述时钟发生器的请求。
11.如权利要求10所述的逻辑电路系统封装,其中,所述时钟发生器包括环形振荡器。
12.如权利要求11所述的逻辑电路系统封装,其中,选择所述内部时钟信号以进行采样的所述第一请求指示环形振荡器时钟信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠普发展公司,有限责任合伙企业,未经惠普发展公司,有限责任合伙企业许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980079576.2/1.html,转载请声明来源钻瓜专利网。