[发明专利]动态配置总线的传输线

说明书

本申请案涉及动态配置总线的传输线。所述总线可处于两个电子装置(例如，控制器和存储器装置)之间。第一装置可确定待经由数据总线与第二装置传送的位(例如，数据位、控制位)的数量。所述第一装置可将所述数据总线分割成第一组传输线(例如，基于数据位的所述数量)和第二组传输线(例如，基于控制位的所述数量)。所述第一装置可经由所述第一组传输线传送所述数量的数据位且经由所述第二组传输线传送所述数量的控制位。在一些情况下，所述第一装置可基于待在不同时间与所述第二装置传送的数据位和控制位的不同数量而重新分割所述数据总线。

交叉引用

本专利申请案要求瑞希特(Richter)等人的在2019年9月25日提交的名称为“动态配置总线的传输线(DYNAMICALLY CONFIGURING TRANSMISSION LINES OF A BUS)”的PCT申请案第PCT/US2019/052839号的优先权，所述PCT申请案要求瑞希特等人的在2019年9月23日提交的名称为“动态配置总线的传输线(DYNAMICALLY CONFIGURING TRANSMISSIONLINES OF A BUS)”的美国专利申请案第16/579,515号以及瑞希特等人的在2018年10月5日提交的名称为“动态配置总线的传输线(DYNAMICALLY CONFIGURING TRANSMISSION LINESOF A BUS)”的美国临时专利申请案第62/741,845号的优先权，所述申请案中的每一个让与给本受让人，且所述申请案中的每一个以全文引用的方式明确地并入本文中。

技术领域

本技术领域涉及动态配置总线的传输线。

背景技术

下文大体上涉及一种包含至少一个存储器装置的系统，且更具体地说，涉及动态配置总线的传输线。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置可存储两个状态中的一个，常常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源周期性地刷新，否则可随时间推移而丢失其所存储的状态。

数据总线可用于在控制器与存储器装置之间传递信号。但在一些情况下，可能未充分利用数据总线。可能需要用于增加数据总线的利用率的方案。

发明内容

描述一种方法。所述方法可包含：通过主机装置确定与存储器装置相关联的数据位的数量和控制位的数量，所述主机装置和所述存储器装置与包括传输线的数据总线耦合；至少部分地基于数据位的数量从数据总线选择第一组传输线，且至少部分地基于控制位的数量从数据总线选择第二组传输线；经由第一组传输线将所述数量的数据位传递到存储器装置；以及经由第二组传输线在主机装置与存储器装置之间传递数量的控制位。

描述一种方法。所述方法可包含：通过存储器装置确定包括传输线的数据总线已划分成用于控制内容的第一组传输线和用于数据内容的第二组传输线；经由第一组传输线传送第一组控制位，且经由第二组传输线传送第一组数据位；确定数据总线已划分成用于控制内容的第三组传输线和用于数据内容的第四组传输线，所述第三和第四组传输线的划分不同于第一和第二组传输线；以及经由第三组传输线传送第二组控制位，且经由第四组传输线传送第二组数据位。