[发明专利]焊盘受限的可配置逻辑器件

权利要求书

1.一种在半导体管芯上形成的集成电路，包括：

(a)电路电源键合焊盘、电路接地键合焊盘以及逻辑功能输入和输出I/O键合焊盘，每个所述键合焊盘在所述半导体管芯上具有最小面积；

(b)耦合至I/O键合焊盘并具有输入电路输出引线的输入电路；

(c)具有输出电路引入引线和输出电路引出引线的输出电路；

(c)多组数字逻辑功能电路的核心电路系统，每组具有相同的数字逻辑功能，并且每组中的数字逻辑功能与另一组的数字逻辑功能不同，所述核心电路系统包括用于所述数字逻辑功能输入和输出中的每一个的逻辑输入引线和逻辑输出引线；

(d)连接至所述输入电路输出引线的第一导电引线；

(e)与所述第一导电引线相邻并连接至所述逻辑输入引线的第二导电引线；

(f)连接至所述逻辑输出引线的第三导电引线；

(g)与所述第三导电引线相邻并连接至所述输出电路引入引线的第四导电引线；

(h)将所述第一导电引线和所述第二导电引线连接在一起并将所述第三导电引线和所述第四导电引线连接在一起的通孔；以及

(i)将所述输出电路输出引线连接至I/O键合焊盘的第五导电引线。

2.根据权利要求1所述的集成电路，包括：

(a)多个输入电路，每个输入电路耦合至I/O键合焊盘并具有输入电路输出引线；

(b)多个输出电路，每个输出电路具有输出电路引入引线和输出电路引出引线；

(c)多个第一导电引线，每个第一导电引线连接至输入电路输出引线；

(d)与所述第一导电引线相邻的多个第二导电引线，并且每个第二导电引线连接至逻辑输入引线；

(e)多个第三导电引线，每个第三导电引线连接至逻辑输出引线；

(f)与所述第三导电引线相邻的多个第四导电引线，并且每个第四导电引线连接至输出电路引入引线；

(g)通孔，其将所述第一导电引线和所述第二导电引线连接在一起并将所述第三导电引线和所述第四导电引线连接在一起，以在所述输入电路和所述输出电路之间仅耦合一组数字逻辑功能电路；以及

(h)多个第五导电引线，每个第五导电引线将输出电路输出引线连接至I/O键合焊盘。

3.根据权利要求1所述的集成电路，其中所述第一导电引线、所述第二导电引线、所述第三导电引线和所述第四导电引线位于所述核心电路系统与所述输出电路之间，并且所述第五导电引线位于所述输出电路与所述I/O键合焊盘之间。

4.根据权利要求1所述的集成电路，其中所述第一导电引线和所述第二导电引线彼此成直角布置，所述第一导电引线和所述第二导电引线中的一个处于所述第一导电引线和所述第二导电引线中的另一个之上，并且所述第一导电引线和所述第二导电引线被绝缘层隔开。

5.根据权利要求1所述的集成电路，其中所述第三导电引线和所述第四导电引线彼此成直角布置，所述第三导电引线和所述第四导电引线中的一个处于所述第三导电引线和所述第四导电引线中的另一个之上，并且所述导电引线被绝缘层隔开。

6.根据权利要求1所述的集成电路，其中所述核心电路系统被形成在所述半导体管芯的中心处，所述键合焊盘被形成在所述半导体管芯的外围处，所述输出电路被形成在所述核心电路系统与所述键合焊盘之间，并且所述第五导电引线被形成在所述输出电路与所述键合焊盘之间。

7.根据权利要求1所述的集成电路，其中存在14个键合焊盘。

8.根据权利要求1所述的集成电路，其中所述管芯被包封在具有14个引线的封装件中。

9.根据权利要求1所述的集成电路，其中所述核心电路系统包括：一组与非门电路系统、一组与门电路系统、一组或非门电路系统、一组或门电路系统、一组异或非门电路系统、一组异或门电路系统、一组反相器电路系统和一组D型触发器电路系统，并且其中所述管芯被包封在只有14个引线的封装件中。