[发明专利]存储器装置处理

说明书

本文中所描述的实施例包含用于存储器装置处理的设备和方法。更具体地，实例设备包含包括多个存储器单元组的存储器装置。所述多个组当中的特定存储器单元组包含驻存于所述多个组的特定组上的系统处理器。所述实例设备的存储器内处理装置可通过减少和/或消除外部通信而节省时间和/或电力。

技术领域

本公开大体上涉及半导体存储器和方法，并且更具体地说，涉及用于存储器装置应用处理的设备和方法。

背景技术

存储器装置通常被提供为计算机或其它电子系统中的内部、半导体、集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要电力来维持其数据(例如主机数据、错误数据等等)，并包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和闸流体随机存取存储器(TRAM)等等。非易失性存储器可通过在未被供电时保存所存储数据来提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等等。

电子系统常常包含数个处理资源(例如一或多个处理器)，所述处理资源可检索并执行指令且将所执行指令的结果存储到合适的位置。处理器可包括例如可用以通过对数据(例如一或多个操作数)执行操作来执行指令的数个功能单元，例如算术逻辑单元(ALU)电路系统、浮点单元(FPU)电路系统和组合逻辑块。如本文所使用，举例来说，操作可以是布尔操作，例如AND、OR、NOT、NAND、NOR和XOR、和/或其它操作(例如反转、移位、算术、统计以及许多其它可能的操作)。举例来说，功能单元电路系统可用以通过数个操作对操作数执行算术操作，例如加法、减法、乘法和除法。

电子系统中的数个组件可涉及向功能单元电路系统提供指令以供执行。所述指令可例如由例如控制器和/或主机处理器的处理资源执行。数据(例如，将对其执行指令的操作数)可存储于存储器阵列中，所述存储器阵列可由功能单元电路系统存取。指令和/或数据可从存储器阵列检索，并且在功能单元电路系统开始对数据执行指令之前对进行排序和/或缓冲。此外，由于可通过功能单元电路系统在一或多个时钟循环中执行不同类型的操作，因此指令和/或数据的中间结果也可进行排序和/或缓冲。在一或多个时钟循环中完成操作的序列可被称为操作循环。就计算设备和/或系统的处理和计算性能以及功率消耗而言，完成操作循环所消耗的时间成本较高。

在许多情况下，处理资源(例如处理器和相关联功能单元电路系统)可在存储器阵列外部，且通过处理资源与存储器阵列之间的总线存取数据以执行指令集。可在存储器内处理器(PIM)装置中改进处理性能，其中处理器可实施于存储器内部和附近(例如与存储器阵列直接实施于同一芯片上)。存储器内处理装置可通过减少和/或消除外部通信来节约时间和/或功率。

附图说明

图1是根据本公开的数个实施例的呈包含存储器装置的计算系统形式的设备的框图。

图2是说明根据本公开的多个实施例的存储器装置的感测电路系统的示意图。

图3是说明根据本公开的数个实施例的用于存储器组处理的电路系统的示意图。

图4A是说明根据本公开的数个实施例的存储器装置的数个组的框图。

图4B是说明根据本公开的数个实施例的存储器装置的数个组的另一框图。

图4C是说明根据本公开的数个实施例的存储器装置的数个组的又一框图。

图5是说明根据本公开的数个实施例的包含存储器系统处理器的存储器装置的组的框图。

图6是说明根据本公开的数个实施例的能够实施逻辑操作的感测电路系统的示意图。

图7是说明根据本公开的数个实施例的由图5中所示的感测电路系统实施的可选逻辑操作结果的逻辑表。