[发明专利]硫族化物材料的保形无损伤封装

说明书

提供了用于在半导体衬底上的硫族化物材料上方形成封装双层的方法和设备。方法涉及形成双层，所述双层包含利用脉冲等离子体式等离子体增强化学气相沉积(PP‑PECVD)直接在硫族化物材料沉积的阻挡层以及利用等离子体增强原子层沉积(PEALD)在阻挡层上方沉积的封装层。在多种实施方案中，所述阻挡层利用无卤素的硅前体形成，而通过PEALD所沉积的所述封装层利用含卤素的硅前体与无氢含氮反应物形成。

通过引用并入

PCT申请表作为本申请的一部分与本说明书同时提交。在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。

背景技术

半导体装置制造涉及形成内存堆栈，内存堆栈通常对于氧化与水气灵敏且可能无法耐受高温操作或暴露于能量物质。因此，在后续工艺之前内存堆栈通常受到封装。然而，沉积封装层的一些方法可能会损伤处理室的组件、或可能会损伤衬底材料。此外，一些技术可能无法形成充分薄与密封的层。

这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。

发明内容

本文中提供了半导体衬底的处理方法。一方面涉及包含下列步骤的方法：提供包含一个或更多个暴露的硫族化物材料层的衬底；通过将所述一个或更多个暴露的硫族化物材料层暴露于脉冲式无卤素等离子体以沉积第一硅氮化物层；以及在沉积所述第一硅氮化物层之后，通过使用交替的含卤素含硅前体与含氮反应物的脉冲进行的原子层沉积在所述第一硅氮化物层上沉积第二硅氮化物层。

在多种实施方案中，所述第一硅氮化物层是利用脉冲等离子体式等离子体增强化学气相沉积来沉积的。

在一些实施方案中，在沉积所述第二硅氮化物层期间的所述含氮反应物的所述脉冲包含有氮气无氢气的脉冲与有氢气无氮气的脉冲。在多种实施方案中，在产生等离子体期间脉冲化所述含氮反应物。在一些实施方案中，在沉积所述第二硅氮化物层期间所述含氮反应物的所述脉冲包含有氮等离子体无氢的脉冲与有氢等离子体无氮的脉冲。

在一些实施方案中，在将所述第二硅氮化物层沉积至所述一个或更多个暴露的硫族化物材料层上方时，所述第一硅氮化物层防止所述一个或更多个暴露的硫族化物材料层受到损伤。

可以在所述一个或更多个暴露的硫族化物材料层的侧壁上将所述第一硅氮化物层沉积至介于约至约的厚度。

在多种实施方案中，在包含硅烷前体与氨的环境中点燃所述脉冲式无卤素等离子体。例如，可以以含氮的混合物将所述硅烷前体导入至所述硅烷前体与氨环境。在一些实施方案中，在所述混合物中所述硅烷前体比氮的比值至少为约30:1。可以以含氢的混合物将氨导入所述硅烷前体与氨环境。在所述混合物中氨比氢的比值可至少为约30:1。

在多种实施方案中，在介于约5％至约20％的工作周期下脉冲化所述无卤素等离子体。

在一些实施方案中，在0W与每片衬底介于约150W至约250W的等离子体功率之间脉冲化所述无卤素等离子体。

在一些实施方案中，所述一个或更多个暴露的硫族化物材料层为双向(ovonic)阈值切换装置的一部分。

所述一个或更多个暴露的硫族化物材料层可以是相变装置的一部分。

在多种实施方案中，所述方法还包含，在沉积所述第一硅氮化物层之后并且在沉积所述第二硅氮化物层之前，将所述第一硅氮化物层暴露于后处理的等离子体以致密化所述第一硅氮化物层。

在一些实施方案中，所述第一硅氮化物层与所述第二硅氮化物层中的至少一者是在低于约250℃的衬底温度下沉积的。

所述含氮反应物可为无氢的。在一些实施方案中，所述含卤素的含硅前体包含碘、溴、或其组合。