[发明专利]具有精确中断和/或重写的向量指令

权利要求书

1.一种处理器，包括：

向量寄存器文件，包括多个向量寄存器；

至少一个缓冲寄存器；以及

向量处理核心，通信地连接到所述向量寄存器文件和所述至少一个缓冲寄存器，以：

接收向量指令，所述向量指令包括表示所述多个向量寄存器中的第一向量寄存器的第一标识符和表示所述多个向量寄存器中的第二向量寄存器的第二标识符，其中所述第一向量寄存器是源寄存器，以及所述第二向量寄存器是目的地寄存器；

基于存储在所述第一向量寄存器中的数据值执行所述向量指令以生成结果并将所述结果存储在所述至少一个缓冲寄存器中；以及

响应于确定所述第二向量寄存器是安全写入的，将所述结果从所述至少一个缓冲寄存器复制到所述第二向量寄存器。

2.根据权利要求1所述的处理器，其中，所述源寄存器是与所述目的地寄存器相同或不同的寄存器。

3.根据权利要求1或2中任一项所述的处理器，其中，向量指令集定义了多个架构寄存器，以及其中，所述多个架构寄存器中的每一个被映射到所述多个向量寄存器中的相应的一个。

4.根据权利要求1或2中任一项所述的处理器，其中，所述多个架构寄存器中的每一个被固定地映射到所述多个向量寄存器中的相应的一个，以及其中，架构寄存器与相应的向量寄存器之间的映射不在执行第二向量指令期间通过寄存器重命名更改。

5.根据权利要求1或2中任一项所述的处理器，其中，所述向量指令的执行在两个阶段中进行，所述两个阶段包括生成第一结果并将所述第一结果存储在所述至少一个缓冲寄存器中的第一阶段以及将所述结果从所述至少一个缓冲寄存器复制到所述第二向量寄存器的第二阶段。

6.根据权利要求1或2中任一项所述的处理器，其中，所述至少一个缓冲寄存器是与所述处理器相关联的存储器的位置、与所述向量寄存器文件分离的逻辑电路、或除所述向量寄存器文件中的所述多个向量寄存器以外的附加向量寄存器的其中之一。

7.根据权利要求1或2中任一项所述的处理器，其中，确定所述第二向量寄存器是安全写入的包括确定所述向量指令的执行不遭受先读后写危害。

8.根据权利要求1或2中任一项所述的处理器，其中，确定所述第二向量寄存器是安全写入的包括确定所述向量指令的执行是否引起中断，以及其中，响应于确定所述向量指令的执行不引起中断或所述处理核心在非精确中断模式下运行，所述处理核心将绕过所述至少一个缓冲寄存器而将所述结果直接写入所述第二向量寄存器。

9.根据权利要求8所述的处理器，其中响应于确定所述向量指令的执行引起精确中断，所述处理核心将：

基于存储在所述第一向量寄存器中的数据值执行所述向量指令以生成结果并将所述结果存储在所述至少一个缓冲寄存器中；以及

将所述结果从所述至少一个缓冲寄存器复制到所述第二向量寄存器。

10.根据权利要求1或2中任一项所述的处理器，其中，所述处理核心包括向量指令执行流水线，所述向量指令执行流水线包括：

指令获取电路，接收所述向量指令；

指令解码电路，基于所述向量指令生成微操作；

指令执行电路，基于存储在所述第一向量寄存器中的数据值执行所述向量指令以生成第一结果并将所述第一结果存储在所述至少一个缓冲寄存器中；以及

指令回写电路，响应于确定所述第二向量寄存器是安全写入的，将所述结果从所述至少一个缓冲寄存器复制到所述第二向量寄存器。