[发明专利]减少由于地址转换缺失而引起的管线暂缓的方法、装置和系统

说明书

提出了一种用于减少由于地址转换缺失引起的管线暂缓的方法、装置和系统。一种装置包括：存储器访问指令管线，耦合到存储器访问指令管线的转换后备缓冲器，以及耦合到TLB和存储器访问指令管线两者的TLB缺失队列。TLB缺失队列被配置为选择性地存储第一存储器访问指令连同与第一存储器访问指令相关联的信息，由于第一存储器访问指令在TLB中缺失，第一存储器访问指令已经被从存储器访问指令管线移除。TLB缺失队列还被配置为将第一存储器访问指令重新引入到存储器访问指令管线，存储器访问指令管线与地址转换的返回相关联，该地址转换与第一存储器访问指令有关。

根据《美国法典》第35篇第119条的优先权主张

本专利申请要求已转让给本发明的受让人的于2018年8月27日提交的标题为“由于地址转换缺失而引起的管线暂缓的方法、装置和系统”的第16/113,141号非临时申请的优先权，并且在此通过引用明确地并入本文。

技术领域

本公开的方面总体上涉及减少管线暂缓，并且更具体地涉及减少与地址转换缺失相关联的管线暂缓。

背景技术

现代计算设备可以采用虚拟存储器技术来管理它们的存储器层次结构。作为管理虚拟存储器的一部分，这种计算设备经由存储器管理单元(MMU)，将由应用使用的虚拟存储器地址转换为物理地址。然后，由存储器队列或类似的硬件块可以使用该转换与主存储器进行交互。由于对这种转换的需求可能很频繁，因此已经开发了将已知或最近使用的转换缓存的机制，这些机制通常被称为转换后备缓冲区(TLB)。TLB用作虚拟到物理转换的缓存，它可以通过避免每次遇到存储器访问操作时都需要遍历存储器层次结构以执行虚拟到物理地址转换，来改善存储器访问操作的延迟，因为这种遍历可能是相对较长的延迟操作。

当存储器访问操作在TLB中具有其虚拟地址缺失并且必须等待来自MMU的转换时，可能会导致进一步的复杂化。如上所述，处理TLB缺失的常见方法是当等待转换时使计算设备的管线暂缓。这意味着存储器访问操作之后的指令也将暂缓。然而，这些后续的指令可能不会导致TLB缺失，也不一定取决于在TLB中缺失的存储器访问操作的结果。因此，有效地浪费了处理器保持暂缓并且等待转换的周期，因为在该时间周期期间可以执行后续的指令，但是等待其转换的存储器访问操作阻挡了将要分配给它们的管线。

因此，期望提供一种机制，用于允许在TLB中缺失的存储器访问操作之后的指令，并且该指令不取决于当计算设备等待与TLB缺失相关联的地址转换时要被执行的存储器访问操作的返回。

发明内容

以下内容提供了一个或多个方面的简化的概要，以便提供对这些方面的基本理解。该概要不是所有预期方面的详尽概述，并且既不旨在标识所有方面的关键或重要元素，也不旨在描绘任何方面或所有方面的范围。其唯一的目的是以简化的形式呈现一个或多个方面的一些概念，作为稍后呈现的更详细的描述的前序。

在一个方面中，一种装置包括：存储器访问指令管线、耦合到存储器访问指令管线的转换后备缓冲器、以及耦合到TLB和存储器访问指令管线两者的TLB缺失队列。TLB缺失队列被配置为选择性地存储第一存储器访问指令以及与第一存储器访问指令相关联的信息，由于第一存储器访问指令在TLB中缺失，第一存储器访问指令已经被从存储器访问指令管线移除。TLB缺失队列还可以被配置为将第一存储器访问指令重新引入到与地址转换的返回相关联的存储器访问指令管线，该地址转换与第一存储器访问指令有关。

在另一方面中，一种方法包括：从存储器访问指令管线移除在TLB中已经缺失的第一存储器访问指令，以使存储器访问指令管线对其它存储器访问指令可用。该方法还包括当等待针对第一存储器访问指令的地址转换时，将第一存储器访问指令和相关信息选择性地存储在TLB缺失队列中。该方法还可以包括将第一存储器访问指令重新引入到与地址转换的返回相关联的存储器访问指令管线，该地址转换与第一存储器访问指令相关联。