[发明专利]超导量子计算电路封装

说明书

一种超导量子计算电路封装(1)。所述封装含有其上形成有电路的衬底(2)，所述电路包含多个电路元件。所述衬底(2)包含布置在所述电路元件之间的延伸穿过所述衬底(2)的厚度的孔(8)。所述封装还含有支座(3)以及罩盖(4)，所述支座具有用于收纳所述衬底(2)的表面(9)，所述罩盖布置在所述衬底(2)的相对侧上。所述支座(3)和所述罩盖(4)由金属和/或超导体形成。所述支座(3)还含有布置在所述表面(9)上并且从所述表面突出的突出部(12)。所述突出部(12)突出穿过所述衬底(2)中的所述孔(8)并接触所述罩盖(4)，以在量子计算电路的操作频率范围内抑制电磁模。

本发明涉及一种超导量子计算电路封装，确切地说，涉及一种包含用于超导量子计算电路的衬底的支座的超导量子计算电路封装。

在量子计算架构中，期望构建含有多个量子位的电路芯片，使得可执行有用的计算。然而，按比例调整芯片会使所述芯片占用的物理空间增大到支持频率与所述芯片上的量子计算电路的操作频率相当的电磁(EM)模的大小。例如，包封在导电材料中、边长大于几毫米(且两者大于厚度)且具有约10的高介电常数的矩形芯片可以支持处于几千兆赫到几万兆赫范围内的EM模式。

此类电磁“类芯片”模式几乎总是不需要的，特别是在几千兆赫到几万兆赫的频率范围内。这些频率类似于量子计算电路的期望操作频率，且因此它们可以通过与例如量子位模式的“类电路”模式、其它电路元件和所使用的控制信号相互作用来干扰量子计算电路的操作。这可能导致电路中的相干性损失，为了延长所述电路的使用寿命使得可以执行有效的量子处理，维持电路的相干性是至关重要的。

随着量子计算电路芯片的大小增加，其可以支持的最低频率的类芯片模式的频率减小，从而导致芯片在电路的操作频率空间内托管更多数量的不需要的模式。按比例调整量子计算电路芯片并增加电路中的电路元件数量时遇到的另一个问题是，类电路模式之间可能发生不需要的相互作用(例如，量子位之间的串扰相互作用)，这可能会干扰量子计算电路的操作。

这意味着，在物理尺寸和电路元件数量方面，类芯片与类电路模式之间以及类电路与类电路模式之间的有问题的相互作用的问题通常只会随着量子计算电路规模的扩大而变得更糟。例如，在不采取措施消除杂散的类芯片模式和/或它们与类电路模式的相互作用的情况下，难以将高介电衬底上的量子计算电路的大小按比例调整到超过约1cm乘1cm。

尝试抑制杂散芯片模式和串扰的一种方式是形成延伸穿过电路的衬底的厚度的通孔。这在电路元件之中引入了导体，所述导体通过减小在芯片中可在其上形成驻波的有效的长度尺度来破坏和抑制杂散的芯片模式，并且还通过在电路元件之间提供导体来减少(例如，量子位之间)串扰，所述导体可以屏蔽所述电路元件的场(例如电容性和/或电感性)相互作用。

然而，在电路芯片中提供通孔会给此类芯片的制造带来额外的复杂性，并且可能对超导量子计算电路的操作产生负面影响。这是因为此类电路对杂质和缺陷的存在特别敏感，这无法通过在制造过程中引入其它步骤来改善。

本发明的目的是提供一种针对量子计算电路的操作提供更干净的频率空间的装置。

从第一方面看，本发明提供了一种超导量子计算电路封装，其包括：

衬底，其上形成有超导量子计算电路，其中所述超导量子计算电路包括多个电路元件，并且所述衬底包括布置在所述多个电路元件之中的一个或多个孔，其中所述一个或多个孔延伸穿过衬底的厚度；以及

支座以及罩盖，所述支座包括用于收纳所述衬底的表面，所述罩盖布置在所述衬底与所述支座相对的侧上，其中所述支座和所述罩盖由金属和/或超导体形成，并且所述支座包括布置在所述表面上并从所述表面突出的一个或多个突出部；

其中所述一个或多个突出部突出穿过所述衬底中的所述一个或多个孔并与所述罩盖接触，以在所述量子计算电路的操作频率范围内抑制电磁模。