[发明专利]用于多频带毫米波5G通信的宽频带锁相环

权利要求书

1.一种PLL电路即锁相环电路，所述电路包括：

第一VCO，用于生成具有第一频带中的第一频率的第一信号，其中VCO是压控振荡器；

第二VCO，用于生成具有第二频带中的第二频率的第二信号，其中所述第二频带是与所述第一频带不同的频带；

复用器，其耦接至所述第一VCO、所述第二VCO和反馈环路；

控制逻辑，用于使用所述复用器来选择所述第一VCO或所述第二VCO，以使用所述反馈环路来反馈与所述第一VCO或所述第二VCO相关联的信号；以及

相频检测器，其耦接至所述第一VCO、所述第二VCO和所述反馈环路，其中，所述相频检测器被配置为接收参考信号和反馈信号，以使用所述参考信号和所述反馈信号来跟踪所生成的第一信号或第二信号的频率和相位。

2.根据权利要求1所述的PLL电路，其中，所述锁相环电路生成具有所述第一频率的第一LO或具有所述第二频率的第二LO，其中，所述第一频率和所述第二频率都是一次谐波。

3.根据权利要求1所述的PLL电路，其中，所述第一频率范围约为18.5GHz至26.5GHz，以及所述第二频率范围约为31.5GHz至41.5GHz。

4.根据权利要求1所述的PLL电路，还包括：

第一CML分频器电路，其耦接在所述第一VCO与所述复用器之间，其中CML是电流模型逻辑；以及

第二CML分频器电路，其耦接在所述第二VCO与所述复用器之间。

5.根据权利要求4所述的PLL电路，其中，所述第一CML分频器电路或所述第二CML分频器电路是1/16分频器。

6.根据权利要求4所述的PLL电路，还包括：

第一数字分频器电路，其耦接在所述第一CML与所述复用器之间；以及

第二数字分频器电路，其耦接在所述第二CML与所述复用器之间。

7.根据权利要求6所述的PLL电路，其中，所述第一数字分频器电路或所述第二数字分频器电路能够从1/16分频至1/63分频中选择。

8.根据权利要求1所述的PLL电路，还包括：低通滤波器，其耦接在所述相频检测器与所述第一VCO和所述第二VCO之间，其中，所述低通滤波器是三阶低通滤波器。

9.根据权利要求8所述的PLL电路，其中，所述三阶低通滤波器包括无源电阻器-电容器网络，所述无源电阻器-电容器网络具有三个单独的谐振频率。

10.根据权利要求1所述的PLL电路，其中，所述控制逻辑还禁用所述第一VCO和所述第二VCO中的未被选择的VCO。

11.一种RF前端电路即射频前端电路，其包括用于生成LO信号的锁相环电路，所述锁相环电路包括：

第一VCO，用于生成具有第一频带中的第一频率的第一信号，其中VCO是压控振荡器；

第二VCO，用于生成具有第二频带中的第二频率的第二信号，其中所述第二频带是与所述第一频带不同的频带；

复用器，其耦接至所述第一VCO、所述第二VCO和反馈环路；

控制逻辑，用于使用所述复用器来选择所述第一VCO或所述第二VCO，以使用所述反馈环路来反馈与所述第一VCO或所述第二VCO相关联的信号；以及

相频检测器，其耦接至所述第一VCO、所述第二VCO和所述反馈环路，其中，所述相频检测器被配置为接收参考信号和反馈信号，以使用所述参考信号和所述反馈信号来跟踪所生成的第一信号或第二信号的频率和相位。

12.根据权利要求11所述的RF前端电路，其中，所述锁相环电路生成具有所述第一频率的第一LO或具有所述第二频率的第二LO，其中，所述第一频率和所述第二频率都是一次谐波。