[发明专利]模数转换器的可配置过采样

权利要求书

1.一种系统，包括：

中央处理单元CPU核心；

脉宽调制器PWM控制器，所述脉宽调制器控制器耦合到所述CPU核心，并且配置为生成具有PWM周期的PWM控制信号；

模数转换器ADC，所述模数转换器耦合到所述PWM控制器；

累加器，所述累加器耦合到所述ADC；

和寄存器，所述和寄存器耦合到所述累加器；以及

过采样寄存器组，所述过采样寄存器组可由所述CPU核心配置，以指定每个PWM周期期间所述ADC将模拟信号转换成数字样本以产生多个数字样本的时间点，其中，连续数字样本之间的时间间隔在所指定的时间点之间变化；

其中，所述累加器用于累加来自所述ADC的数字样本，并且将累加和存储在所述和寄存器中；并且

其中，所述CPU核心用于从所述和寄存器读取所述累加和。

2.根据权利要求1所述的系统，进一步包括计数寄存器，所述计数寄存器对于由所述ADC执行的每次转换都将递增。

3.根据权利要求2所述的系统，其中，所述计数寄存器可由所述CPU核心读取。

4.根据权利要求2所述的系统，其中，所述CPU核心用于从所述计数寄存器读取值，并且基于所述累加和和从计数寄存器读取的所述值来计算度量。

5.根据权利要求4所述的系统，其中，所述PWM控制器赋活信号以触发所述ADC将所述模拟信号转换成所述数字样本。

6.根据权利要求1所述的系统，其中，所述CPU核心用于基于所述累加和来计算度量。

7.根据权利要求6所述的系统，其中，所述PWM控制器包含计数器，并且所述PWM控制器基于来自所述计数器的计数值赋活信号以触发所述ADC将所述模拟信号转换成所述数字样本，所述计数值与所述过采样寄存器组中的多个值中的任何一个匹配。

8.根据权利要求1所述的系统，其中：

所述和寄存器是最终和寄存器；

所述累加器包含部分和寄存器，在由所述ADC执行的多次转换中的每次上，所述累加和被更新到所述部分和寄存器中；并且

基于来自所述CPU核心的信号的赋活，将所述累加和从所述部分和寄存器传送到最终和寄存器。

9.根据权利要求1所述的系统，其中，所述和寄存器是最终和寄存器，并且所述系统进一步包括：

比较器；以及

部分计数寄存器，所述部分计数寄存器包含计数值，每当所述ADC执行所述模拟信号到数字样本的转换时所述计数值都将递增；以及

最大计数值，所述最大计数值可由所述CPU核心配置，以包含最大计数值；

其中：

所述累加器包含部分和寄存器，在由所述ADC执行的多次转换中的每次上，所述累加和被更新到所述部分和寄存器中；

所述比较器用于将来自所述部分计数寄存器的所述值与所述最大计数值进行比较；并且

基于来自所述比较器的指示来自所述部分计数寄存器的所述值达到所述最大计数值的信号，将所述累加和从所述部分和寄存器传送到最终和寄存器，并且将所述计数值从所述部分计数寄存器传送到最终计数寄存器。

10.根据权利要求9所述的系统，进一步包括：

多个转换电路，每个转换电路包含最终和寄存器、部分和寄存器、部分计数寄存器和最终计数寄存器；以及

同步寄存器，所述同步寄存器可由所述CPU核心写入，以标识所述转换电路中的一或多个，其累加和将从其部分和寄存器传送到其最终和寄存器，并且所述计数值将从其部分计数寄存器传送到其最终计数寄存器。