[发明专利]存储器缓冲器管理和旁路

说明书

描述了用于存储器缓冲器管理和旁路的方法、系统和装置。可在存储器装置的虚拟存储器库处接收对应于存储器阵列的页大小的数据，且可递增与所述虚拟存储器库相关联的计数器的值。在确定所述计数器的值已达到阈值时，可将所述数据从所述虚拟存储器库传送到所述同一存储器装置的缓冲器。例如，所述计数器可以基于所述虚拟存储器库从主机装置接收存取命令而递增。

交叉引用

本专利申请要求于2018年5月9日提交的哈斯本(Hasbun)等人的题为“存储器缓冲器管理和旁路(Memory Buffer Management and Bypass)”的美国专利申请号15/975,607和于2018年8月27日提交的哈斯本(Hasbun)等人的题为“存储器缓冲器管理和旁路(MemoryBuffer Management and Bypass)”的美国专利申请号16/113,854的优先权，这两个专利申请中的每一个都转让给了本申请的受让人，在此通过引用将其全部内容并入本申请。

背景技术

以下通常涉及操作存储器系统，且更具体地，涉及存储器缓冲器管理和旁路。

存储器系统可包含各种存储器装置和控制器，其可经由一或多个总线耦合以管理例如计算机、无线通信装置、物联网装置、相机、数字显示器等许多电子装置中的信息。存储器装置广泛用于存储此类电子装置中的信息。可通过对存储器装置内的一或多个存储器单元的不同状态进行编程来将信息存储在存储器装置中。例如，二进制存储器单元可以存储两种状态之一，通常表示为逻辑“1”或逻辑“0”。一些存储器单元能够存储两种以上状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器单元，例如FeRAM单元，即使在没有外部电源的情况下也可在延长的时间段内维持其存储的逻辑状态。易失性存储器单元，例如DRAM单元，可能随时间失去其存储的逻辑状态，除非其由外部电源周期性地刷新。

改进存储器系统通常可包含降低系统功耗、增加存储器系统容量、改进读取/写入速度、通过使用持久主存储器来提供非易失性，或在某一性能点降低制造成本等度量。存储器架构或操作中的改进可针对与无差别地缓冲数据相关的问题，其可导致读取等待时间或系统功耗增加。

附图说明

图1展示了根据本公开的实例的包含支持存储器缓冲器管理和旁路的非易失性存储器系统或子系统的系统的图。

图2说明了根据本公开的实例的支持存储器缓冲器管理和旁路的示范性存储器系统或子系统。

图3A和3B说明了根据本公开的实例的支持存储器缓冲器管理和旁路的示范性数据结构和状态图。

图4A和4B说明了根据本公开的实例的主存储器缓冲器管理操作的示范性过程流。

图5说明了根据本公开的实例的支持存储器缓冲器管理和旁路的系统的框图。

图6说明了根据本公开的实例的支持存储器缓冲器管理和旁路的装置的框图。

图7到10说明了根据本公开的实例的用于存储器缓冲器管理和旁路的一或多种方法。

具体实施方式