[发明专利]基于设计的对准的性能监测

说明书

可通过定位每对准框架的至少一个对准验证位置来监测对准。所述对准验证位置是所述对准框架内的坐标。确定所述对准验证位置中的每一者与对准目标的最近例子之间的距离。可基于所述距离确定对准分数。所述对准分数可包含所述对准验证位置与所述对准目标之间的所述对准框架的数目。如果所述对准分数低于阈值，那么可执行对准设置。

相关申请案的交叉参考

本申请案主张2018年5月23日申请且让与第62/675,641号美国申请案的临时专利申请案的优先权，所述案的揭示内容特此以引用的方式并入。

技术领域

本发明涉及半导体晶片检验期间的对准。

背景技术

半导体制造业的发展对良率管理且尤其是计量及检验系统提出更高要求。临界尺寸不断缩小，但产业需要减少实现高良率、高价值生产的时间。最小化从检测到良率问题到解决所述问题的总时间决定了半导体制造商的投资回报率。

制造半导体装置(例如逻辑及存储器装置)通常包含使用大量制造过程处理半导体晶片以形成各种特征及多级半导体装置。例如，光刻是半导体制造过程，其涉及将图案从分划板转移到经布置于半导体晶片上的光致抗蚀剂。半导体制造过程的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。可在单个半导体晶片上的布置中制造多个半导体装置，所述半导体装置经分成个别半导体装置。

检验过程用于半导体制造期间的各个步骤中以检测晶片上的缺陷以促进制造过程的更高良率，且因此提高利润。检验一直是制造半导体装置(例如集成电路(IC))的重要部分。然而，随着半导体装置的尺寸减小，检验对于成功制造可接受半导体装置而言变得更加重要，因为更小缺陷可致使装置故障。例如，随着半导体装置的尺寸减小，检测尺寸减小的缺陷变得必要，因为即使相对较小缺陷也可在半导体装置中导致非所要像差。

在检验期间使用的某些缺陷识别算法需要附近的对准目标以找到缺陷。对准目标通常用于正确放置关照区域并执行缺陷检测，其灵敏度取决于关照区域。如果关照区域的放置稍有不同，那么在缺陷归因于关照区域的移位而处于较低灵敏度关照区域中时，缺陷检验可经受低灵敏度。

确定缺陷识别算法是否足够准确可能具挑战性。例如，图像上的对比度可能不足或设计对准目标可能不可用。由于检验系统在晶片之间切换，确定准确度也可能有问题，因为虽然两个晶片可具有相同设计，但在晶片上形成的特征或图像中的特征可在两个晶片之间不同。

此外，许多滋扰过滤技术依赖于截图图像与设计的准确对准。对准质量的轻微差异(例如，归因于晶片到晶片的变化或对准目标的密度不足)可致使偏移或缺失缺陷，而无准确度不足是根本原因的任何通知。然而，可能难以确定基于设计的对准是否不为一个晶片内或从晶片到晶片内缺陷密度变化的根本原因，其对于故障排除可能很重要。

当前使用两个度量。第一度量是基于缺陷的图案来设计对准(PDA)质量。计算所检测缺陷与最近对准位点之间的距离。如果距离小，那么对准分数高。如果距离大，那么对准分数低。然而，如果在给定晶片的某一区段上未检测到缺陷，那么不清楚是否不良对准是未检测到缺陷的原因。

另一度量是基于条带(swath)的PDA分数。如果每条带有一定数目个对准目标，那么条带得到通过分数。否则其得到失败分数。基于条带的PDA分数具有不提供细粒度信息的缺点。条带内的整个区可不接近任何对准目标并仍接收通过分数，反之亦然。可报告条带为失败对准，但所述条带内的某些区实际上具有足够对准位点且可正确检测缺陷。

因此，需要一种在半导体晶片检验期间确定对准的经改进技术。

发明内容