[发明专利]用于简化的手柄晶片的DBI到SI的键合

说明书

器件和技术包括制备各种微电子部件的工艺步骤，该各种微电子部件用于键合，诸如用于没有粘合剂的直接键合。工艺包括在微电子部件的第一表面上提供第一键合表面，将手柄键合到制备的第一键合表面，以及在微电子部件被夹持在手柄处的情况下，处理微电子部件的第二表面。在一些实施例中，工艺包括将手柄从第一键合表面移除，以及在第一键合表面处将微电子部件直接键合到其他微电子部件。

相关申请的交叉引用

本申请要求于2019年4月17日提交的美国非临时申请第16/386,261号，以及于2018年4月20日提交的美国临时申请第62/660,509号的权益，这些申请通过整体引用并入本文。

技术领域

以下描述涉及集成电路(“IC”)。更具体地，以下描述涉及制造IC裸片和晶片。

背景技术

微电子元件通常包括半导体材料(诸如硅和砷化镓)的薄板，该薄板通常被称为半导体晶片。晶片可以形成为包括位于晶片的表面上和/或部分被嵌入晶片中的多个集成芯片或裸片。与晶片分离的裸片通常被作为单独的预封装单元提供。在一些封装设计中，裸片安装到衬底或芯片载体上，转而该衬底或该芯片载体安装在电路面板(诸如印刷电路板(PCB))上。例如，许多裸片设置在适合于表面安装的封装中。

封装的半导体裸片也可以设置成“堆叠”布置，其中设置一个封装，例如，在电路板或其他载体上，并且在第一封装的顶部安装另一封装。这些布置可以允许许多不同的裸片或器件设置在电路板上的单个足迹中，并且可以通过在封装之间提供短的互连来进一步促进高速操作。通常，这种互连距离只能稍微大于裸片本身的厚度。为了在裸片封装的堆叠中实现互连，可以将用于机械和电气连接的互连结构设置在每个裸片封装(除了最上面的封装)的两侧(例如面)上。

附加地，作为部分的各种微电子封装方案，裸片或晶片可以以三维布置堆叠。这可以包括在基底裸片、器件、晶片，衬底等上，堆叠一个或多个裸片、器件和/或晶片的层，以在竖直或水平布置上堆叠多个裸片或晶片以及两者的各种组合。

裸片或晶片可以使用各种键合技术以堆叠布置键合，各种键合技术包括直接电介质键合的、无粘合剂技术，诸如或混合的键合技术，诸如两者都可从英帆萨斯邦德科技有限公司(以前的Ziptronix公司)、Xperi公司(例如参见美国专利第6,864,585号和第7,485,968号，这些专利整体并入本文)获得。键合的裸片或晶片的相应配合表面。通常包括嵌入的导电互连结构等。在一些示例中，键合表面被布置并被对齐，使得在键合工艺中导电互连结构从相应的表面接合。接合的互连结构在堆叠的裸片或晶片之间形成连续的导电互连(用于信号、功率等)。

实现堆叠的裸片和晶片布置，可能会面临各种各样的挑战。当使用直接键合或混合键合技术来键合堆叠的裸片时，通常期望待被键合的裸片表面非常平整、光滑和干净。例如，一般而言，在表面拓扑方面，表面应当具有非常低的方差(即纳米级方差)，使得表面可以紧密配合，以形成持久的键合。

可以形成和制备用于堆叠和键合的双面裸片，其中裸片的两个侧面将被键合到其他衬底或裸片，诸如利用多个裸片到裸片应用或裸片到晶片的应用。制备裸片的两个侧面包括对两个表面进行抛光，以满足电介质粗糙度规范和金属化层(例如铜等)凹陷规范。例如，键合表面处的导电互连结构可能仅在键合表面的绝缘材料下方会稍微凹陷。键合表面下方的凹陷量可以由器件或应用的尺寸容差、规范或物理极限决定。可以使用化学机械抛光(CMP)工艺等来制备用于与另一裸片、晶片或其他衬底键合的混合表面。

手柄晶片在工艺步骤中可以被用于保持裸片，该手柄晶片在处理工艺中可以被临时地粘到裸片的一个侧面，并且之后被移除。然而，粘合剂键合通常不会提供使晶片精确地减薄至1μm至10μm的硅厚度所需的均匀度，通常也不会允许在高于250℃的温度下进行处理。另外，粘合层通常过于可压缩，以致于通过化学机械抛光(CMP)来支撑充分的平坦化。

附图说明