[发明专利]片上系统接口架构

说明书

一种设备可以包括多个数据处理引擎[304]、子系统[106，312，504，508]、以及耦合到多个数据处理引擎[304]和子系统[106，312，504，508]的SoC接口块[104]。SoC接口块[104]可以被配置为在子系统[106，312，504，508]与多个数据处理引擎[304]之间交换数据。

技术领域

本公开涉及集成电路设备(多个设备)，并且更具体地涉及包括数据处理引擎和/或数据处理引擎阵列的设备。

背景技术

可编程集成电路(IC)是指包括可编程电路系统的一种类型的IC。可编程IC的一个示例是现场可编程门阵列(FPGA)。FPGA的特征在于包括可编程电路块。可编程电路块的示例包括但不限于输入/输出块(IOB)、可配置逻辑块(CLB)、专用随机存取存储器块(BRAM)、数字信号处理块(DSP)、处理器、时钟管理器、和延迟锁定回路(DLL)。

通过将有时被称为配置比特流的配置数据加载到设备中，可以在可编程IC的可编程电路系统内物理地实现电路设计。可以将配置数据加载到设备的内部配置存储器单元中。个体配置存储器单元的集体状态决定了可编程IC的功能。例如，由各种可编程电路块执行的特定操作以及可编程IC的可编程电路块之间的连接性由一旦加载有配置数据的配置存储器单元的集体状态来定义。

发明内容

在一个或多个实施例中，一种设备可以包括多个数据处理引擎。每个数据处理引擎可以包括核心和存储器模块。每个核心可以被配置为访问同一数据处理引擎中的存储器模块和多个数据处理引擎中的至少一个其他数据处理引擎内的存储器模块。

在一个或多个实施例中，一种方法可以包括：第一数据处理引擎的第一核心生成数据，第一核心将数据写入第一数据处理引擎内的第一存储器模块，以及第二数据处理引擎的第二核心从第一存储器模块中读取数据。

在一个或多个实施例中，一种设备可以包括多个数据处理引擎、子系统、以及耦合到多个数据处理引擎和子系统的片上系统(SoC)接口块。SoC接口块可以被配置为在子系统与多个数据处理引擎之间交换数据。

在一个或多个实施例中，一种用于SoC接口块的图块可以包括存储器映射开关，该存储器映射开关被配置为将配置数据的第一部分提供给相邻图块并且将配置数据的第二部分提供给多个数据处理引擎中的数据处理引擎。图块可以包括流开关，该流开关被配置为将第一数据提供给至少一个相邻图块并且将第二数据提供给多个数据处理引擎中的数据处理引擎。图块可以包括事件广播电路系统，该事件广播电路系统被配置为接收在图块内生成的事件和来自图块外部的电路系统的事件，其中事件广播电路系统可编程为将事件中的所选择的事件提供给所选择的目的地。图块可以包括将存储器映射开关、流开关和事件广播电路系统耦合到包括图块的设备的子系统的接口电路系统。

在一个或多个实施例中，一种设备可以包括多个数据处理引擎。每个数据处理引擎可以包括核心和存储器模块。多个数据处理引擎可以被组织成多个行。每个核心可以被配置为通过对相邻数据处理引擎的存储器模块的共享访问来与多个数据处理引擎中的其他相邻数据处理引擎通信。

在一个或多个实施例中，一种设备可以包括多个数据处理引擎。每个数据处理引擎可以包括：具有多个存储器组的存储器池；多个核心，分别耦合到存储器池，并且被配置为访问多个存储器组、耦合到存储器池的存储器映射开关和至少一个相邻数据处理引擎的存储器映射开关；以及流开关，耦合到多个核心中的每个核心和至少一个相邻数据处理引擎的流开关。

提供本“发明内容”部分仅是为了引入某些概念，而不是标识所要求保护的主题的任何关键或必要特征。根据附图和以下详细描述，本发明的布置的其他特征将变得很清楚。

附图说明

在附图中作为示例示出了本发明的布置。然而，附图不应当被解释为将本发明的布置限制为仅示出的特定实现。在阅读以下详细描述并且参考附图之后，各个方面和优点将变得很清楚。