[发明专利]脉动卷积神经网络

权利要求书

1.一种用于执行神经网络的卷积神经网络计算的电路，所述电路包括：

转置缓冲器，被配置为沿着所述转置缓冲器的第一维度接收致动特征向量，并且沿着所述转置缓冲器的第二维度输出特征分量向量；

权重缓冲器，被配置为沿着所述权重缓冲器的第一维度存储内核权重向量，并且还被配置为沿着所述权重缓冲器的第二维度输出内核分量向量；以及

脉动阵列，被配置为沿着所述脉动阵列的第一维度接收所述内核权重向量，并且沿着所述脉动阵列的第二维度接收所述特征分量向量，

其中，所述脉动阵列包括乘法和累加(MAC)处理单元的阵列。

2.根据权利要求1所述的电路，其中，所述特征分量向量和所述内核分量向量被流水线化到所述脉动阵列中。

3.根据权利要求1所述的电路，其中，所述特征分量向量和所述内核分量向量被广播到所述脉动阵列中。

4.根据前述权利要求中任一项所述的电路，其中，所述致动特征向量沿着所述转置缓冲器的第一维度被移入所述转置缓冲器，并且输出特征分量向量沿着所述第二维度被移出所述转置缓冲器。

5.根据前述权利要求中任一项所述的电路，其中，所述脉动阵列还被配置为：在所述脉动阵列的第二维度中将所述内核权重向量传递到相邻处理单元，并且在所述脉动阵列的第一维度中将所述特征分量向量传递到相邻处理单元。

6.根据前述权利要求中任一项所述的电路，其中，所述脉动阵列还被配置为输出在所述处理单元中累加的值，其中，每个处理单元与输出值相关联。

7.根据前述权利要求中任一项所述的电路，还包括输出层，所述输出层被配置为接收来自所述脉动阵列的所述MAC处理单元的累加值，并且对所接收到的累加值执行至少一个非线性的池化或归一化操作。

8.根据前述权利要求中任一项所述的电路，其中，所述特征分量向量或所述内核分量向量的值被利用指示数据有效性的有效位来标记，并且其中，当接收到被标记为无效的数据时，MAC处理单元的累加器被设置为零。

9.根据前述权利要求中任一项所述的电路，还包括耦合到所述MAC处理单元的控制线，其中，MAC处理单元的累加器响应于所述控制线上的信号而被设置为零。

10.根据前述权利要求中任一项所述的电路，还包括到主机数据处理系统的接口，其中，所述电路被配置为经由所述接口接收来自所述主机数据处理系统的数据和命令。

11.一种非暂态计算机可读介质，包含定义根据前述权利要求中任一项所述的电路的硬件描述语言的指令。

12.一种非暂态计算机可读介质，包括代表根据前述权利要求中任一项所述的电路的网表。

13.一种用于执行神经网络的卷积神经网络计算的方法，所述方法包括：

沿着转置缓冲器的第一维度将输入特征向量加载到所述转置缓冲器；

沿着权重缓冲器的第一维度加载内核权重向量；

对于多个处理周期中的每个处理周期：

将内核分量向量从所述权重缓冲器的第二维度输出到脉动阵列的第一维度，其中，该第二维度垂直于所述第一维度；

将特征分量向量从所述转置缓冲器的第二维度输出到所述脉动阵列的第二维度，其中，该第二维度垂直于所述第一维度，并且其中，该第一维度垂直于所述第二维度；以及

在所述脉动阵列的每个单元中，对特征分量和内核分量的乘积进行累加；以及

将所述脉动阵列的单元的累加的乘积输出到所述神经网络的输出层。