[发明专利]用于处理器的响应式自主硬件性能状态控制的系统、装置和方法

说明书

在一个实施例中，处理器包括第一核心来执行指令，以及功率控制器来控制处理器的功率消耗。功率控制器可包括硬件性能状态控制器来相对于操作系统自主地控制第一核心的性能状态，并且至少部分地基于从操作系统接收的能量性能偏好提示来针对该性能状态计算目标操作频率。描述和要求保护了其他实施例。

技术领域

实施例涉及系统的功率管理，更具体而言涉及多核处理器的功率管理。

背景技术

半导体处理和逻辑设计中的进步已允许了可存在于集成电路器件上的逻辑的数量的增大。结果，计算机系统配置已从系统中的单个或多个集成电路演进到个体集成电路上的多个硬件线程、多个核心、多个器件和/或完整系统。此外，随着集成电路的密度增长，对于计算系统(从嵌入式系统到服务器)的功率要求也已升级了。此外，软件效率低下及其对硬件的要求也引起了计算装置能量消耗的增大。实际上，一些研究指出，计算装置消耗了对于一个国家(例如美国)的整个电力供应的相当大的百分比。结果，对于与集成电路相关联的能量效率和节约存在至关重要的需求。这些需求将随着服务器、桌面型计算机、笔记本计算机、Ultrabooks^TM、平板设备、移动电话、处理器、嵌入式系统等等变得更加普遍(从包括在典型的计算机、汽车和电视中到生物技术)而增大。

附图说明

图1是根据本发明的实施例的系统的一部分的框图。

图2是根据本发明的实施例的处理器的框图。

图3是根据本发明的另一实施例的多域处理器的框图。

图4是包括多个核心的处理器的实施例。

图5是根据本发明的一个实施例的处理器核心的微体系结构的框图。

图6是根据另一实施例的处理器核心的微体系结构的框图。

图7是根据另外一个实施例的处理器核心的微体系结构的框图。

图8是根据另外又一个实施例的处理器核心的微体系结构的框图。

图9是根据本发明的另一实施例的处理器的框图。

图10是根据本发明的实施例的代表性SoC的框图。

图11是根据本发明的实施例的另一示例SoC的框图。

图12是可结合实施例使用的示例系统的框图。

图13是可结合实施例使用的另一示例系统的框图。

图14是代表性计算机系统的框图。

图15是根据本发明的实施例的系统的框图。

图16是根据实施例图示出用于制造集成电路来执行操作的IP核心开发系统的框图。

图17是根据实施例的用于自主硬件性能状态控制的操作流程。

图18是根据本发明的实施例的方法的流程图。

图19是根据本发明的另一实施例的方法的流程图。

图20是根据本发明的又一实施例的方法的流程图。

图21是根据本发明的实施例的功率控制器的框图。

图22是根据实施例的硬件性能状态控制的改善的用户响应性的图示。

具体实施方式