[发明专利]混合式存储器系统

说明书

一种实例设备包括用以耦合到主机的混合式存储器系统及耦合到所述混合式存储器系统的控制器。所述控制器可经配置以致使响应于所述主机的主存储器经历了阈值量的资源利用的确定而将与所述主机的虚拟存储器位置相关联的数据选择性地传送到所述混合式存储器系统。

技术领域

本发明一般来说涉及半导体存储器及方法，且更特定来说涉及与混合式存储器系统相关的设备及方法。

背景技术

存储器装置通常被提供为计算系统中的内部半导体集成电路。存在诸多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力以维持其数据(例如，主机数据、错误数据等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及闸流管随机存取存储器(TRAM)以及其它。非易失性存储器可在不被供电时通过存留经存储数据而提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)(例如自旋扭矩转移随机存取存储器(STT RAM))以及其它。

计算系统通常包含可检索及执行指令且将所执行指令的结果存储到适合位置的若干个处理资源(例如，一或多个处理器)。处理资源可包括(举例来说)可用于执行指令以操作计算系统的若干个功能单元，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及组合式逻辑块。

在将指令提供到功能单元电路以用于执行中可涉及计算系统中的若干个组件。可(例如)由例如控制器及/或主机处理器的处理资源执行指令。此外，由于可在一个或多个时钟循环中通过功能单元电路执行不同类型的操作，因此也可对指令及数据的中间结果进行排序及/或缓冲。

附图说明

图1是根据本发明的若干个实施例呈计算系统的形式的设备的框图，所述计算系统包含框架、主机及存储器系统。

图2是根据本发明的若干个实施例呈计算系统的形式的设备的框图，所述计算系统包含主机(其包含主存储器)及存储器系统。

图3A图解说明根据本发明的若干个实施例将逻辑块地址范围映射到混合式存储器系统的实例流程图。

图3B图解说明根据本发明的若干个实施例将混合式存储器系统的部分映射到主机存储器(例如，与主机相关联的主存储器)的实例流程图317。

图3C图解说明响应于代码分页操作的执行而将数据选择性地传送到混合式存储器系统的实例流程图。

图4图解说明根据本发明的若干个实施例将命令业务选择性地传送到混合式存储器系统的实例流程图。

图5A图解说明根据本发明的若干个实施例将命令选择性地转移到混合式存储器系统的实例流程图。

图5B图解说明根据本发明的若干个实施例将命令业务选择性地转移到混合式存储器系统的实例流程图。

图5C图解说明根据本发明的若干个实施例将具有经识别写入模式的命令业务选择性地转移到混合式存储器系统的实例流程图。

图5D图解说明通过经识别命令特性选择性地转移到混合式存储器系统的实例流程图。

具体实施方式

本发明包含与混合式存储器系统相关的设备及方法。实例设备包含用以耦合到主机的混合式存储器系统及耦合到所述混合式存储器系统的控制器。控制器可经配置以将敏感度指派到命令且致使至少部分地基于经指派敏感度而将所述命令选择性地转移到混合式存储器系统。