[发明专利]用于调制锁相环电路的小数分频器

说明书

一种调制锁相环电路中的小数分频器。该小数分频器可以接收具有整数和小数分量的基分频值，还可以接收数据信号来调制该分频值。移位值用于选择性地对调制的分频值进行移位和缩放以生成移位的小数分量值。该移位的小数分量值可以被添加到基整数分量中，并进行去移位和去缩放以生成校正的分频值。然后，可以通过将时钟输出信号的频率顺序地除以该校正的分频值来生成反馈信号。

相关申请的交叉引用

本申请要求享有于2019年6月5日提交的、申请号为16/432,916、名称为“用于调制锁相环电路的小数分频器”的美国专利申请的优先权，上述专利申请的全部内容通过引用并入本专利的内容。

技术领域

本发明一般涉及振荡器电路。尤其，本发明的实施例涉及一种用于调制锁相环电路的小数分频器。

背景技术

许多种类的电子应用包括诸如时钟电路等，这些应用依赖于稳定的频率基准。其中一些这样的应用使用晶体振荡器或其它合适精度的振荡器，以生成参考频率。然后，将该参考频率输入锁相环(phase-locked loop,PLL)，锁相环可以输出参考频率的某些所需倍数。通常，PLL具有包括分频器的反馈回路，并且分频器的输出与参考频率一起作为反馈输入到PLL。这样，可以有效地使用与分频器相关的分频值来控制PLL输出频率和参考频率之间的倍数关系。

在一些应用中，需要PLL输出参考频率的小数(即非整数)倍。在这种应用中，可以使用所谓的小数分频器PLL。根据传统的方法，小数分频器PLL中的分频器随时间在多个整数分频值之间交替，因此平均而言，结果实际上是小数分频值。然而，在一些应用中，需要调制PLL的输出频率。例如，接收数据信号来作为小数分频器的输入，使得PLL的输出是调频信号，该调频信号通过对载波频率进行调频来表示该数据信号。在这种应用中，在PLL中生成小数分频值的传统方法往往会产生不希望的结果。

发明内容

本申请实施例提供一种用于在调制锁相环电路中实现小数分频器的电路、设备和方法。例如，小数分频器可以接收具有整数和小数分量的基分频值(例如，对应于通过将分频值乘以参考频率而产生的载波频率)。小数分频器还可以接收数据信号来调制分频值。本申请实施例使用移位值(例如，一个或多个预设移位值和/或可由移位输入信号设置的值)来选择性地对调制的分频值进行移位和缩放以生成移位的小数分量值。可以将该移位的小数分量值添加到基整数分量中，并进行移位和缩放以生成校正的分频值。然后，可以通过将时钟输出信号的频率顺序地除以该校正的分频值来生成反馈信号。

根据一组实施例，提供了一种小数分频锁相环(PLL)系统。该系统包括：相位比较块，用于输出相位比较信号，该相位比较信号为比较输入参考时钟信号与反馈信号的函数，该输入参考时钟信号以参考频率接收，并且该反馈信号以反馈频率接收；与该相位比较块耦合的环路滤波器块，用于输出控制信号，该控制信号为滤波该相位比较信号的函数；与该环路滤波器块耦合的振荡器块，用于响应于该控制信号输出频率为输出频率的时钟输出信号；以及移位小数分频器子系统。该移位小数分频器子系统包括：多个输入节点，用于接收该时钟输出信号、分频值信号以及数据信号，该分频值信号指示具有基整数分量和基小数分量的基分频值；与该多个输入节点中的至少一些耦合的小数移位调制器，用于生成移位的小数分量值，该移位的小数分量值为该基小数分量、该数据信号以及该移位值的函数；与该小数移位调制器耦合的小数化器，用于响应于接收该移位的小数分量值，生成第一整数流，使得该第一整数流随着时间平均为该移位的小数分量值；与该小数化器耦合的整数去移位器，用于通过去移位该第一整数流和该基整数分量的和来生成第二整数流，使得该第二整数流随着时间平均为调制的分频值，该调制的分频值对应于由该数据信号调制的基分频值；与该整数去移位器耦合的分频器，用于生成该反馈信号，该反馈信号为通过该第二整数流顺序分频时钟输出信号的频率的函数；以及与该相位比较块耦合的输出节点，用于向该相位比较块提供该反馈信号，使得该输出频率为该参考频率的倍数，该倍数由该移位小数分频器子系统控制。