[发明专利]一种调度存储器中数据的方法、数据调度设备及系统

说明书

本申请实施例公开了一种调度存储器中数据的方法、数据调度设备及系统，数据调度设备可以根据需要调入片上内存的第一目标数据的长度以及该第一目标数据在片外存储器中的物理存储地址，提取出片外存储器中的第一目标数据，并将基于该第一目标数据所得到的第二目标数据一次性调入至片上内存，其中，该第二目标数据被片上处理器进行处理，该片上处理器、片上内存以及数据调度设备集成于同一芯片上。可见，数据调度设备是一次性的将所有数据全部调入片上内存，而无需频繁的执行数据调入过程，从而减少数据调入至片上内存的耗时时长，降低数据调入片上内存所产生的时延。

技术领域

本申请涉及数据处理技术领域，特别是涉及一种调度存储器中数据的方法、数据调度设备及系统。

背景技术

随着终端技术的发展，越来越多的业务场景中要求终端基带芯片能够提供低时延特性，也即，终端在通过该芯片处理业务时所产生的时延较低。为此，目前在对终端基带芯片进行设计的技术方案中，通常是使用该芯片上的片上内存来读写数据，通过降低该芯片读写数据时所产生的时延来降低终端处理业务的时延。但是，实际应用的一些应用场景中，终端还需要满足较高比特率的通信规格，比如，对于一些应用第五代移动通信网络(5thgeneration mobile network，5G)技术的终端，其比特率可能要求达到10Gbps，这就使得在设计芯片时需要在该芯片上配备大量的片上内存，从而导致所设计芯片的成本、功耗过高。

基于此，现有的技术方案中，为了减少芯片上所需配备的片上内存，预先将多种业务的程序代码和/或业务数据存放于芯片外的动态随机存取存储器(dynamic randomaccess memory，DRAM)中，然后，针对于当前所处理的业务，由内存管理单元(memorymanagement unit，MMU)和高速缓存(Cache)控制器将DRAM中存储的相应数据调入至片上内存，并将片上内存上原有的数据调出至DRAM；当需要执行当前业务的下一段程序或者需要处理下一业务时，再基于上述类似过程在片上内存完成相应数据的调入调出。但是，利用MMU和Cache控制器控制数据在片上内存进行调入调出，可能会产生难以预料的时延抖动，从而可能导致终端无法处理一些时延要求比较高的业务。

发明内容

本申请实施例提供了一种调度存储器中数据的方法、数据调度设备以及系统，以降低数据调入片上内存所产生的时延，从而使得终端具有处理较高时延要求业务的能力。

第一方面，本申请实施例提供了一种调度存储器中数据的方法，所述方法包括：数据调度设备响应于针对第一目标数据的调入指令，获取所述第一目标数据的长度、所述第一目标数据在片外存储器中的物理存储地址、所述第一目标数据在片上内存中的物理运行地址；所述数据调度设备根据所述物理存储地址以及所述第一目标数据的长度，提取所述片外存储器中的所述第一目标数据；所述数据调度设备根据所述物理运行地址，将基于所述第一目标数据得到的第二目标数据调入至所述片上内存，所述第二目标数据被片上处理器处理；其中，所述片上处理器、所述片上内存以及所述数据调度设备集成于同一芯片上。在该实施方式中，数据调度设备是基于该数据的物理存储地址以及数据的长度，定位出片外存储器中需要调入至片上内存中由片上处理器进行处理的所有数据，并将该数据一次性全部调入片上内存中，从而无需数据调度设备频繁的执行数据调入过程，从而减少数据调入至片上内存的耗时时长，降低数据调入片上内存所产生的时延。而且，该数据调度设备通常为硬件，这相比于利用软件来控制数据进行调入至片上内存的实施方式而言，采用硬件的数据调度设备进行数据调度能够更快速的将片外存储器中的数据调入至片上内存中进行处理，从而可以降低数据调入所产生的时延。