[发明专利]具有记录及回放支持的任务关键型AI处理器

权利要求书

1.一种任务关键型处理器，包括：

指令缓冲区，经配置以存储第一硬件指令及第二硬件指令；

处理电路，经配置以执行该第一硬件指令，该第一硬件指令计算人工智能(AI)模型的中间阶段；

数据缓冲区，经配置以存储由执行该第一硬件指令所生成的数据；

命令电路，经配置以确定该第二硬件指令是用于传送来自该数据缓冲区的该数据的硬件启动存储指令；以及

通信电路，基于该硬件启动存储指令，经配置以经由通信接口将来自该数据缓冲区的该数据传送至包括该任务关键型处理器的计算系统的存储器装置。

2.如权利要求1所述的任务关键型处理器，其中，该通信接口为以下的其中之一：

周边组件互连快速(PCIe)接口；以及

网络接口卡(NIC)。

3.如权利要求1所述的任务关键型处理器，还包括加密电路，经配置以加密该数据缓冲区中的该数据。

4.如权利要求1所述的任务关键型处理器，其中，该处理电路包括多个处理单元，该多个处理单元包括以下的其中一个或多个：

数据流处理单元(DPU)，包括标量计算单元及向量计算单元；以及

张量计算单元(TCU)，包括DPU集群、高带宽存储器装置、以及输入/输出(I/O)装置。

5.如权利要求4所述的任务关键型处理器，还包括控制电路，经配置以通过关闭该多个处理单元的其中一个或多个处理单元而以低功率模式操作该处理电路。

6.如权利要求1所述的任务关键型处理器，其中，该通信电路还经配置以在该计算系统的状态缓冲区中存储该处理电路的计算状态，从而允许该计算系统的第二任务关键型处理器恢复与该计算状态相关的操作。

7.如权利要求1所述的任务关键型处理器，其中，该通信电路还经配置以利用远程存储器访问协议经由该通信接口在远程计算装置的存储装置中存储该数据。

8.如权利要求1所述的任务关键型处理器，其中，该指令缓冲区经配置以通过以下的其中一种来存储该第一及第二硬件指令：

在运行时间之前存储该第一及第二硬件指令；以及

在运行时间之前存储该第一硬件指令并在运行时间期间动态插入该第二硬件指令。

9.如权利要求1所述的任务关键型处理器，其中，基于该硬件启动存储指令，该通信电路还经配置以将与该任务关键型处理器相关的上下文信息传送至该存储器装置，其中，该上下文信息包括以下的其中一种或多种：

与该数据缓冲区中的该数据相关的特征映射；

与该任务关键型处理器的一个或多个计算单元相关的信息，其中，该信息包括以下的其中一种或多种：

温度；

工作条件；

使用率；以及

性能统计。

10.一种促进任务关键型系统的硬件指令的电脑实施方法，该方法包括：

识别包括一组硬件指令的指令块，该组硬件指令计算人工智能(AI)模型的中间阶段，其中，该指令块的各指令可执行于任务关键型AI处理器上；

基于一组参数，确定与该指令块相关的上下文是否应当被记录；

作为对确定与该指令块相关的上下文应当被记录的响应，将硬件启动指令附加至该指令块，其中，该硬件启动指令启动由该指令块所生成的数据向该任务关键型AI处理器的外部的传送；以及

向该任务关键型AI处理器提供具有该硬件启动指令的该指令块。

11.如权利要求10所述的方法，其中，该组参数包括可用存储、通信带宽、以及外部输入，该外部输入包括数据中心的策略、客户偏好、开发者偏好、以及环境反馈。

12.如权利要求10所述的方法，还包括在该任务关键型AI处理器的运行时间之前，向该任务关键型AI处理器提供该指令块。