[发明专利]用于存储器控制器的安全增强在审
| 申请号: | 201980008247.9 | 申请日: | 2019-01-14 |
| 公开(公告)号: | CN111630601A | 公开(公告)日: | 2020-09-04 |
| 发明(设计)人: | A·维涅斯;E·马图利克;M·莫尼尔 | 申请(专利权)人: | 微芯片技术股份有限公司 |
| 主分类号: | G11C29/08 | 分类号: | G11C29/08;G11C29/10;G11C29/12;G11C29/34;G11C29/36;G11C29/38;G11C29/52;G11C29/02;G11C29/04 |
| 代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 陈斌 |
| 地址: | 美国亚*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 存储器 控制器 安全 增强 | ||
1.一种存储器控制器,包括:
生成器电路,所述生成器电路被配置为生成预定数据模式;
地址输入部;
存储器接口电路,所述存储器接口电路被配置为:
将所述预定数据模式在所述地址输入部中所识别的地址处写入存储器;以及
在所述地址处从所述存储器读取存储的数据模式;和
完整性检查器电路,所述完整性检查器电路被配置为:
比较所述预定数据模式和所述存储的数据模式;以及
基于所述比较来识别所述存储器的错误。
2.根据权利要求1所述的存储器控制器,其特征在于,所述预定数据模式被配置为引起给定了所述预定数据模式的位大小的所述存储器的数据总线的同时切换输出的最大数量。
3.根据权利要求2所述的存储器控制器,其特征在于,所述预定数据模式包括要单独写入所述存储器和从所述存储器读取的两个部分,并且所述同时切换输出的最大数量是来自所述两个部分的相应值的结果。
4.根据权利要求1-3中任一项所述的存储器控制器,其特征在于,所述预定数据模式被配置为在所述存储器的数据总线中的一个或多个数据位中引起串扰。
5.根据权利要求4所述的存储器控制器,其特征在于,所述预定数据模式包括要单独写入所述存储器和从所述存储器读取的两个部分,并且所述串扰是来自所述两个部分的相应值的结果。
6.根据权利要求1-5中任一项所述的存储器控制器,其特征在于,所述存储器接口电路和所述完整性检查器电路被配置为对由存储器刷新命令事件所确定的时段进行操作。
7.根据权利要求1-6中任一项所述的存储器控制器,其特征在于,所述预定数据模式包括对所述存储器中的一个或多个地址位置的完整性检查。
8.根据权利要求1-7中任一项所述的存储器控制器,其特征在于,所述预定数据模式被配置为创建用于检查访问完整性的已知状况。
9.根据权利要求1-8中任一项所述的存储器控制器,其特征在于,所述存储器接口电路被配置为:
在将所述预定数据模式写入所述地址之前,从所述地址读取并存储现有值;以及
在所述地址处从所述存储器读取所述存储的数据模式之后,将所述现有值写入所述地址。
10.根据权利要求1-9中任一项所述的存储器控制器,其特征在于,所述存储器接口电路被配置为:
在将所述预定数据模式写入所述地址之前,接收针对所述地址的存储器命令,所述预定数据模式未由所述存储器命令限定;以及
在所述地址处从所述存储器读取所述存储的数据模式之后,执行针对所述地址的所述存储器命令。
11.一种系统,所述系统包括:
处理器;
处理器存储器;以及
根据权利要求1-10中任一项所述的存储器控制器。
12.一种方法,包括由根据权利要求1-10中所述的存储器控制器中的任一存储器控制器执行的操作。
13.一种方法,包括:
生成预定数据模式;
将所述预定数据模式在地址输入部处所识别的地址处写入存储器;
在所述地址处从所述存储器读取存储的数据模式;
比较所述预定数据模式和所述存储的数据模式;以及
基于所述比较来识别所述存储器的错误。
14.根据权利要求13所述的方法,其特征在于,所述预定数据模式引起给定了所述预定数据模式的位大小的所述存储器的数据总线的同时切换输出的最大数量。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于微芯片技术股份有限公司,未经微芯片技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980008247.9/1.html,转载请声明来源钻瓜专利网。





