[发明专利]具有处于存储器串中的口袋结构的三维存储器件及其形成方法

说明书

公开了具有处于存储器串中的口袋结构的3D存储器件及其形成方法的实施例。在示例中，一种3D存储器件包括衬底、处于衬底上的选择性外延层、处于选择性外延层上的包括交替的导电层和电介质层的存储器堆叠层、以及包括在存储器堆叠层中垂直延伸的沟道结构和在选择性外延层中垂直延伸的口袋结构的存储器串。所述存储器串包括在所述沟道结构中垂直延伸并且在所述口袋结构中垂直以及横向延伸并接触所述选择性外延层的半导体沟道。

背景技术

本公开的实施例涉及三维(3D)存储器件及其制作方法。

通过改进工艺技术、电路设计、编程算法和制作工艺使平面存储单元缩小到了更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制作技术变得更加困难，而且成本更加高昂。结果，平面存储单元的存储密度接近上限。

3D存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列以及用于控制往返于存储阵列的信号的外围器件。

发明内容

本文公开了具有处于存储器串中的口袋结构的3D存储器件及其形成方法的实施例。

在一个示例中，一种3D存储器件包括衬底、处于衬底上的选择性外延层、处于选择性外延层上的包括交替的导电层和电介质层的存储器堆叠层、以及包括在存储器堆叠层中垂直延伸的沟道结构和在选择性外延层中垂直延伸的口袋结构的存储器串。所述存储器串包括在所述沟道结构中垂直延伸并且在所述口袋结构中垂直以及横向延伸并接触所述选择性外延层的半导体沟道。

在另一示例中，一种3D存储器件包括衬底、处于衬底上的选择性外延层、处于选择性外延层上的包括交替的导电层和电介质层的存储器堆叠层以及包括在存储器堆叠层中垂直延伸的沟道结构和在选择性外延层中垂直延伸的口袋结构的存储器串。所述沟道结构的横向尺寸不大于所述口袋结构的横向尺寸。

在又一个示例中，公开了一种用于形成3D存储器件的方法。在衬底上方形成选择性外延牺牲层并且在选择性外延牺牲层上方形成电介质堆叠层。形成垂直延伸穿过电介质堆叠层和选择性外延牺牲层的第一开口。扩大第一开口的垂直延伸穿过选择性外延牺牲层的部分。接下来沿第一开口的侧壁和底表面按照该顺序形成存储器膜和半导体沟道。去除选择性外延牺牲层，以形成暴露存储器膜的部分的腔穴。去除存储器膜的在所述腔穴中暴露的部分，以暴露半导体沟道的部分。从衬底外延生长选择性外延层，以填充所述腔穴并且与半导体沟道的所述部分接触。

附图说明

被并入本文并形成说明书的一部分的附图例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。

图1A-1C示出了用于形成3D存储器件的示例性制作工艺。

图2示出了根据本公开的一些实施例的具有处于存储器串中的口袋结构的示例性3D存储器件的截面图。

图3A-3L示出了根据本公开的一些实施例的用于形成具有处于存储器串中的口袋结构的3D存储器件的示例性制作工艺。

图4A-4B示出了根据本公开的一些实施例的用于形成具有处于存储器串中的口袋结构的3D存储器件的示例性方法的流程图。

将参考附图描述本公开的实施例。

具体实施方式

尽管对具体配置和布置进行了讨论，但应当理解，这只是出于例示性目的而进行的。相关领域中的技术人员将认识到，可以使用其它配置和布置而不脱离本公开的精神和范围。对相关领域的技术人员显而易见的是，本公开还可以用于多种其它应用中。