[发明专利]用于DRAM的奇偶校验训练方法及存储器系统

说明书

公开了一种用于动态随机存取存储器的奇偶校验训练方法，所述方法包括在所述动态随机存取存储器的写入操作中启用链路错误检查和纠正功能；以及将写入奇偶校验引脚的奇偶校验功能重新映射为数据反转功能、数据替换功能或者逻辑功能，其中通过所述写入奇偶校验引脚传输到所述动态随机存取存储器的数据用于指示对数据引脚的数据进行反转操作、逻辑操作或者替换操作。通过利用本发明，可以更好地进行动态随机存取存储器的奇偶校验训练。

交叉引用

本申请要求2018年7月3日递交的，发明名称为“ECC Parity Training Method”的美国临时申请案62/693,495和2019年7月2日递交的美国申请案16/459,621的优先权。上述申请的全部内容并入本发明。

技术领域

本发明有关于存储器，且尤其有关于支持链路错误检查和纠正功能的用于DRAM的奇偶校验训练方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)支持链路错误检查和纠正(Error Checking And Correcting，ECC)功能以用于读取(read)和写入(write)操作来恢复(recover)数据，即使是由于传送(transmission)或者是由于数据的存储(电荷损失(charge loss))而引入错误时。当启用(enable)链路ECC功能时，数据掩码反转(DataMask Inversion，DMI)引脚(pin)用于从DRAM中读取奇偶校验(parity)，读取数据选通(Read Data Strobe，RDQS)引脚用于将奇偶校验写入DRAM。总之，当启用写入链路ECC(Write Link ECC)时，RDQS引脚用于奇偶校验功能。

为了到达与数据(DQ)引脚的数据(DQ)对齐(align)的RDQS引脚锁存器(latch)的RDQS以使DRAM控制器从DRAM进行读取/向DRAM进行写入，需要训练(train)RDQS以使其与DQ相位对准(phase alignment)。在传统的奇偶校验训练(parity training)中，读取和写入先入先出(First Input First Output，FIFO)命令可用于通过RDQS引脚从DRAM的FIFO文件(file)中读取数据/向DRAM的FIFO文件写入数据。具体来说，DRAM控制器使用写入FIFO(Write FIFO)命令将数据经由RDQS引脚写入DRAM的FIFO文件，然后利用读取FIFO(ReadFIFO)命令经由DMI引脚进行回读。通过这种方式，DRAM控制器通过调整(adjust)RDQS时间来重复写入和回读，直到经由RDQS引脚传输(transfer)到DRAM的数据正确为止，从而完成奇偶校验训练。

由此可见，传统的奇偶校验训练方法在DRAM中需要额外的FIFO文件，而且读取和写入FIFO在长度上受到限制，因此训练模式不能足够复杂以使DRAM控制器能优化写入/读取奇偶校验比特的锁存点(latching point)。

发明内容

为了解决上述问题，本发明的一个目的是提供一种支持链路ECC功能的用于动态随机存取存储器的奇偶校验训练方法。

本发明公开了一种用于动态随机存取存储器的奇偶校验训练方法，所述方法包括在所述动态随机存取存储器的写入操作中启用链路错误检查和纠正功能；以及将写入奇偶校验引脚的奇偶校验功能重新映射为数据反转功能、数据替换功能或者逻辑功能，其中通过所述写入奇偶校验引脚传输到所述动态随机存取存储器的数据用于指示对数据引脚的数据进行反转操作、逻辑操作或者替换操作。

本发明还公开了一种存储器系统，所述存储器系统包括动态随机存取存储器；以及存储器控制器，用于在所述动态随机存取存储器的写入操作中启用链路错误检查和纠正功能，以及将写入奇偶校验引脚的奇偶校验功能重新映射为数据反转功能、数据替换功能或者逻辑功能，其中通过所述写入奇偶校验引脚传输到所述动态随机存取存储器的数据用于指示对数据引脚的数据进行反转操作、逻辑操作或者替换操作。