[发明专利]具有处理器和静态随机存取存储器的键合半导体器件及其形成方法

说明书

公开了半导体器件的实施例及其制造方法。在示例中，一种半导体器件，包括：第一半导体结构，包括处理器和第一键合层，所述第一键合层包括多个第一键合接触部。所述半导体器件还包括第二半导体结构，所述第二半导体结构包括静态随机存取存储器(SRAM)单元的阵列和第二键合层，所述第二键合层包括多个第二键合接触部。所述半导体器件还包括键合界面，所述键合界面在所述第一键合层和所述第二键合层之间。所述第一键合接触部在所述键合界面处与所述第二键合接触部接触。

技术领域

本公开的实施例涉及半导体器件及其制造方法。

背景技术

在包括中央处理单元(CPU)和图形处理单元(GPU)的现代微处理器中，高速缓存大小对于处理器性能增强起着越来越重要的作用。高速缓存是更小、更快的存储器，更接近处理器核(例如，毫米到几厘米的量级的距离)，其存储来自常用主存储器位置的数据的副本。大多数处理器具有不同的独立高速缓存，包括指令和数据高速缓存，其中数据高速缓存通常被组织为更多高速缓存级别的层级(例如，L1、L2、L3、L4等)。高速缓存通常由密集的静态随机存取存储器(SRAM)单元的阵列形成。

发明内容

于此公开了半导体器件的实施例及其制造方法。

在一个示例中，一种半导体器件包括：第一半导体结构，包括处理器和第一键合层，所述第一键合层包括多个第一键合接触部。所述半导体器件还包括第二半导体结构，所述第二半导体结构包括SRAM单元的阵列和第二键合层，所述第二键合层包括多个第二键合接触部。所述半导体器件还包括键合界面，所述键合界面在所述第一键合层和所述第二键合层之间。所述第一键合接触部在所述键合界面处与所述第二键合接触部接触。

在另一个示例中，公开了一种用于形成半导体器件的方法。在第一晶片上形成多个第一半导体结构。所述第一半导体结构中的至少一个包括处理器和第一键合层，所述第一键合层包括多个第一键合接触部。在第二晶片上形成多个第二半导体结构。所述第二半导体结构中的至少一个包括SRAM单元的阵列和第二键合层，所述第二键合层包括多个第二键合接触部。以面对面的方式键合所述第一晶片和所述第二晶片，使得所述第一半导体结构中的所述至少一个键合到所述第二半导体结构中的所述至少一个。所述第一半导体结构的所述第一键合接触部在键合界面处与所述第二半导体结构的所述第二键合接触部接触。将所键合的第一晶片和第二晶片切割成多个管芯。所述管芯中的至少一个包括所键合的第一和第二半导体结构。

在又一示例中，公开了一种用于形成半导体器件的方法。在第一晶片上形成多个第一半导体结构。所述第一半导体结构中的至少一个包括处理器和第一键合层，所述第一键合层包括多个第一键合接触部。将所述第一晶片切割成多个第一管芯，使得所述第一管芯中的至少一个包括所述第一半导体结构中的所述至少一个。在第二晶片上形成多个第二半导体结构。所述第二半导体结构中的至少一个包括SRAM单元的阵列和第二键合层，所述第二键合层包括多个第二键合接触部。将所述第二晶片切割成多个第二管芯，使得所述第二管芯中的至少一个包括所述第二半导体结构中的所述至少一个。以面对面的方式键合所述第一管芯和所述第二管芯，使得所述第一半导体结构键合到所述第二半导体结构。所述第一半导体结构的所述第一键合接触部在键合界面处与所述第二半导体结构的所述第二键合接触部接触。

附图说明

在此并入并形成说明书的部分的附图示出了本公开的实施例，并且与描述一起，进一步用于解释本公开的原理并使得本领域技术人员能够实现和使用本公开。

图1A示出了根据一些实施例的示例性半导体器件的横截面的示意性视图。

图1B示出了根据一些实施例的另一示例性半导体器件的横截面的示意性视图。

图2A示出了根据一些实施例的具有处理器、外围电路和接口电路的示例性半导体结构的示意性平面视图。

图2B示出了根据一些实施例的具有SRAM的示例性半导体结构的示意性平面视图。