[发明专利]竖直存储器件

说明书

本公开内容的各方面提供了一种半导体器件。该半导体器件包括沿垂直于半导体器件的衬底的方向，在衬底上方的阵列区中交替地堆叠的栅极层和绝缘层。此外，该半导体器件包括在阵列区中形成的沟道结构的阵列。在衬底上的连接区中的栅极层和绝缘层以阶梯形式堆叠，其中阶梯台阶具有不均匀的阶梯深度。此外，该半导体器件包括通往栅极层的触点结构。该触点结构形成于具有不均匀的阶梯深度的阶梯台阶上。

背景技术

半导体制造商开发了竖直器件技术，例如三维(3D)NAND闪存存储器技术等，以实现更高的数据存储密度而无需更小的存储单元。在一些示例中，3D NAND存储器件包括核心区和阶梯区。核心区包括交替的栅极层和绝缘层的堆叠体。交替的栅极层和绝缘层的堆叠体用于形成竖直地堆叠的存储单元。阶梯区包括阶梯形式的相应栅极层，以便于形成与相应栅极层的触点。触点用于将驱动电路连接到相应栅极层，以用于控制堆叠的存储单元。

发明内容

本公开内容的各方面提供了一种半导体器件。该半导体器件包括沿垂直于半导体器件的衬底的方向，在衬底上方的阵列区中交替地堆叠的栅极层和绝缘层。此外，该半导体器件包括在阵列区中形成的沟道结构的阵列。在衬底上的连接区中的栅极层和绝缘层以阶梯形式堆叠，其中，阶梯台阶具有不均匀的阶梯深度。此外，该半导体器件包括形成于具有不均匀的阶梯深度的阶梯台阶上的触点结构。

在一些实施例中，阶梯台阶包括具有第一深度的第一阶梯台阶，所述第一深度大约是第二阶梯台阶的第二深度的一半。

在一些实施例中，通往一组连续栅极层的触点结构是分别在具有不均匀的阶梯深度的阶梯台阶上形成的。

根据本公开内容的一方面，阶梯台阶包括平行于缝隙结构的竖立面，所述缝隙结构将沟道结构的阵列分成指状部分。在一些实施例中，阶梯台阶包括设置在相邻缝隙结构之间的至少一个竖立面。在一些示例中，阶梯台阶包括与缝隙结构基本上对准的第一竖立面、以及阶梯台阶的设置在相邻缝隙结构之间的至少第二竖立面。

在一些实施例中，阵列区中的第一缝隙结构具有与连接区中的第二缝隙结构基本相同的间距。在一些示例中，第一缝隙结构将阵列区中的沟道结构分成三个指状部分，并且阶梯台阶被配置为具有第一深度和第二深度，第一深度等于间距，第二深度是间距的一半。在示例中，阶梯台阶包括具有第一深度的两个台阶，以及包括具有第二深度的两个台阶。在另一个示例中，阶梯台阶包括具有第一深度的一个台阶，以及包括具有第二深度的四个台阶。

本公开内容的各方面提供了一种用于形成半导体器件的方法。该方法包括沿垂直于半导体器件的衬底的方向，在衬底上方的阵列区和连接区中交替地堆叠牺牲栅极层和绝缘层。然后，该方法包括将连接区中的牺牲栅极层和绝缘层形成为其中阶梯台阶具有不均匀的阶梯深度的阶梯形式。此外，该方法包括在阵列区中形成沟道结构，利用栅极层替换牺牲栅极层，以及在阶梯台阶上形成触点结构。

附图说明

在阅读附图时，从以下具体实施方式可以最好地理解本公开内容的各方面。要指出的是，根据业内标准实践，各种特征不是按比例绘制的。实际上，为了论述清晰，可以任意增大或减小各种特征的尺寸。

图1示出了根据本公开内容的一些实施例的半导体器件的俯视图。

图2示出了根据本公开内容的一些实施例的阶梯划分图案示例的俯视图。

图3示出了根据本公开内容的一些实施例的阶梯划分图案示例的截面图。

图4示出了根据本公开内容的一些实施例的另一阶梯划分图案示例的俯视图。

图5示出了根据本公开内容的一些实施例的另一阶梯划分图案部分示例的截面图。

图6示出了根据本公开内容的一些实施例，概述用于制造半导体器件的工艺示例的流程图。

图7示出了根据本公开内容的一些实施例被掩模层覆盖的半导体器件的俯视图的示例。