[发明专利]键合的统一半导体芯片及其制造和操作方法

权利要求书

1.一种统一半导体芯片，包括

第一半导体结构，其包括一个或多个处理器、嵌入式动态随机存取存储器(DRAM)单元阵列和第一键合层，所述第一键合层包括多个第一键合触点；

第二半导体结构，其包括NAND存储器单元阵列和第二键合层，所述第二键合层包括多个第二键合触点；以及

所述第一键合层与所述第二键合层之间的键合界面，其中，所述第一键合触点在所述键合界面处与所述第二键合触点接触。

2.根据权利要求1所述的统一半导体芯片，其中，所述第一半导体结构包括：

衬底；

所述衬底上的所述一个或多个处理器；

在所述衬底上并且位于所述一个或多个处理器外部的所述嵌入式DRAM单元阵列；以及

位于所述一个或多个处理器和所述嵌入式DRAM单元阵列上方的所述第一键合层。

3.根据权利要求2所述的统一半导体芯片，其中，所述第二半导体结构包括：

位于所述第一键合层上方的所述第二键合层；

位于所述第二键合层上方的存储堆叠层；

垂直延伸穿过所述存储堆叠层的三维(3D)NAND存储器串阵列；以及

位于所述3D NAND存储器串阵列上方并且与所述3D NAND存储器串阵列接触的半导体层。

4.根据权利要求2所述的统一半导体芯片，其中，所述第二半导体结构包括：

位于所述第一键合层上方的所述第二键合层；

位于所述第二键合层上方的二维(2D)NAND存储器单元阵列；以及

位于所述2D NAND存储器单元阵列上方并且与所述2D NAND存储器单元阵列接触的半导体层。

5.根据权利要求3或4所述的统一半导体芯片，还包括：位于所述半导体层上方的垫出互连层。

6.根据权利要求3-5中任意一项所述的统一半导体芯片，其中，所述半导体层包括多晶硅。

7.根据权利要求3-5中任意一项所述的统一半导体芯片，其中，所述半导体层包括单晶硅。

8.根据权利要求1所述的统一半导体芯片，其中，所述第二半导体结构包括：

衬底；

位于所述衬底上方的存储堆叠层；

垂直延伸穿过所述存储堆叠层的3D NAND存储器串阵列；以及

位于所述存储堆叠层和所述3D NAND存储器串阵列上方的所述第二键合层。

9.根据权利要求1所述的统一半导体芯片，其中，所述第二半导体结构包括：

衬底；

所述衬底上的2D NAND存储器单元阵列；以及

位于所述2D NAND存储器单元阵列上方的所述第二键合层。

10.根据权利要求8或9所述的统一半导体芯片，其中，所述第一半导体结构包括：

位于所述第二键合层上方的所述第一键合层；

位于所述第一键合层上方的所述一个或多个处理器；

位于所述第一键合层上方并且位于所述一个或多个处理器外部的所述嵌入式DRAM单元阵列；以及

位于所述一个或多个处理器和所述嵌入式DRAM单元阵列上方并且与所述一个或多个处理器和所述嵌入式DRAM单元阵列接触的半导体层。

11.根据权利要求10所述的统一半导体芯片，还包括：位于所述半导体层上方的垫出互连层。

12.根据权利要求1所述的统一半导体芯片，其中，所述一个或多个处理器和所述嵌入式DRAM单元阵列彼此堆叠。

13.根据权利要求1-12中的任意一项所述的统一半导体芯片，其中，每个嵌入式DRAM单元包括晶体管和电容器。