[实用新型]一种用于配置BPI总线芯片的接口电路

权利要求书

1.一种用于配置BPI总线芯片的接口电路，其特征在于，包括：波特率设置电路和与BPI芯片连接的配置电路；

波特率设置电路包括：显示屏、多个可调节电阻；每一可调节电阻的调节端连接于AD转换器，所述AD转换器的输出端产生相对应的二进制的第一序列；

配置电路包括：译码器、乘法器、分频器、采样电路、存储器；

所述译码器的输入端分别连接于多个所述AD转换器，将所述第一序列转化为十进制的第二序列；所述译码器的输出端分别连接于所述乘法器和所述显示屏，所述显示屏的数据为异步收发器的目标波特率；

所述分频器的输入端与所述乘法器连接；所述分频器的输出端与所述采样电路连接，经过所述采样电路后产生异步收发器的采样序列；所述采样电路的输出端与所述存储器连接，采样序列传输至所述存储器，以存储BPI的配置信息。

2.根据权利要求1所述的接口电路，其特征在于，所述乘法器的一个输入端与单片机连接；所述单片机的时钟输入端与第一晶体振荡器连接；所述乘法器的复位端与复位开关连接。

3.根据权利要求1或2所述的接口电路，其特征在于，所述分频器的时钟输入端与第二晶体振荡器连接，产生的一个采样数据时钟传输至所述采样电路。

4.根据权利要求3所述的接口电路，其特征在于，所述配置电路还包括计数器；所述存储器的输出端分别连接于所述分频器和所述计数器；所述分频器的输出端还与所述计数器连接，产生的BPI同步时钟传输至所述计数器；所述计数器与BPI芯片连接。

5.根据权利要求4所述的接口电路，其特征在于，所述分频器直接连接于所述BPI芯片。

6.根据权利要求1所述的接口电路，其特征在于，串口收发器的输入端与所述采样电路连接。

7.根据权利要求1所述的接口电路，其特征在于，所述译码器的输入端还分别连接于第一翘板电路和第二翘板电路。

8.根据权利要求1所述的接口电路，其特征在于，所述波特率设置电路包括：三个瓷盘可调节电阻。

9.根据权利要求1所述的接口电路，其特征在于，

在所述波特率设置电路中：三个可调节电阻一一对应连接于三个AD转换器，所述三个AD转换器的输出端连接于所述译码器的输入端；

在所述配置电路中：

所述译码器的输入端还分别连接于第一翘板电路和第二翘板电路，所述译码器的两个输出端分别连接于所述乘法器和所述显示屏；

所述乘法器的一个输入端与单片机连接，所述单片机的时钟输入端与第一晶体振荡器连接；所述乘法器的复位端与复位开关连接；所述乘法器的输出端与所述分频器连接；

所述分频器的输出端与所述采样电路连接，串口收发器的输出端与所述采样电路连接；所述采样电路的输出端与所述存储器连接；

所述存储器的一个输出端与计数器连接，所述计数器与BPI芯片连接；

所述存储器的另一个输出端与所述分频器连接；所述分频器的输出端还与所述计数器连接；

所述分频器的输出端直接与所述BPI芯片连接。