[实用新型]一种多路时钟生成电路

说明书

本实用新型公开了一种多路时钟生成电路，至少包括振荡器、频率合成器和时钟输出器，所述多路时钟生成电路还包括时钟处理模块，所述振荡器、所述频率合成器、所述时钟处理模块和所述时钟输出器按照依次级联的方式连接，所述振荡器生成的初始时钟信号传输至所述频率合成器，所述频率合成器生成的差分时钟信号传输至所述时钟处理模块，所述时钟处理模块生成的目标时钟信号传输至所述时钟输出器。

技术领域

本实用新型涉及一种电子电路领域，特别涉及一种多路时钟生成电路。

背景技术

在电子电路系统中，时钟的稳定性是影响整个系统性能的关键因素。而且随着电子芯片的集成度和复杂度不断增加，在绝大多数数字电路系统中，都需要为电子芯片内部各个功能模块及外围电路提供不同频率和相位的时钟信号。所以多时钟域中时钟的稳定输出是电路设计中必须关注和解决的重要问题。

目前，实现多路时钟发生的常用方法是采用多个能产生不同频率的时钟源，比如晶体振荡器或其他时钟芯片，当系统中需要的时钟数量过多时，时钟芯片的使用数量也需相应增加，这样必然会导致时钟模块体积增大，电路板的布局紧张的问题出现。

实用新型内容

有鉴于此，本实用新型提供一种多路时钟生成电路，仅用较少的芯片实现了多路时钟的生成，从而解决了电子系统中时钟模块体积大、成本高的问题。

为解决以上技术问题，本实用新型的技术方案为采用一种多路时钟生成电路，至少包括振荡器、频率合成器和时钟输出器，所述多路时钟生成电路还包括时钟处理模块，所述振荡器、所述频率合成器、所述时钟处理模块和所述时钟输出器按照依次级联的方式连接，其中：在所述振荡器生成的初始时钟信号传输至所述频率合成器生成差分时钟信号并将所述差分时钟信号传输至所述时钟处理模块的情况下，所述时钟处理模块生成的目标时钟信号传输至所述时钟输出器。

可选地，所述时钟处理模块至少包括时钟选择器和时钟管理器，所述时钟选择器和所述时钟管理器按照级联的方式连接。

可选地，所述时钟选择器至少包括用于转换差分信号的巴伦和单刀双掷开关，所述时钟管理器至少包括时钟分配器和时钟分频器，其中：所述巴伦、所述单刀双掷开关、所述时钟分配器和所述时钟分频器按照依次级联的方式连接。

可选地，所述频率合成器的输出端与所述巴伦的输入端彼此之间I/O连接，所述频率合成器生成的差分时钟信号传输至所述巴伦时，所述巴伦基于所述差分时钟信号生成的单端时钟信号传输至所述单刀双掷开关。

可选地，所述多路时钟生成电路还包括用于提供参考时钟信号的射频连接器，所述射频连接器的输出端与所述单刀双掷开关的输入端连接，所述单刀双掷开关的输出端与所述时钟分配器的输入端连接。

可选地，在所述单刀双掷开关接收所述单端时钟信号和所述参考时钟信号的情况下，所述单端时钟信号或所述参考时钟信号传输至所述时钟分配器。

可选地，在所述时钟分配器基于所述单端时钟信号或所述参考时钟信号生成双路固定频率的时钟信号的情况下，一路时钟信号传输至所述时钟分频器，另一路时钟信号传输至数模转换器。

可选地，所述时钟分频器的输出端与所述所述时钟输出器的输入端彼此之间I/O连接，在所述时钟输出器基于所述固定频率的时钟信号生成1/4该频率的目标时钟信号的情况下，所述目标时钟信号传输至所述时钟输出器。

可选地，所述时钟输出器至少包括一个输出端，所述时钟输出器的输出端能够与数模转换器、模数转换器、半定制电路和/或数字信号处理器建立通信连接。

可选地，在所述多路时钟生成电路使用单一的所述振荡器的情况下，所述时钟输出器生成的多路相位噪声较低的时钟信号能够传输至数模转换器、模数转换器、半定制电路和/或数字信号处理器。