[实用新型]一种夹具的漏电流测试电路

权利要求书

1.一种夹具的漏电流测试电路，包括芯片U1、智能功率芯片U2、芯片RELAY1、排针P1、芯片Mispedian，其特征在于：所述芯片U1的脚14连接到开关S1的2号端子，并连接到电阻R4、电阻R5以及电阻R6的输入端，开关S1的1号端子和3号端子接到智能功率芯片U2的脚3；所述电阻R4串联发光二极管D1后接到芯片U1的脚2，电阻R5的输出端串接发光二极管D2后接到芯片U1的脚1，电阻R6的输出端串接发光耳机噶D3后接到芯片U1的脚12；所述芯片U1的脚4外接感应片，芯片U1的脚5外接特性仪漏电流报警，芯片U1的脚7连接到芯片U2的脚5，并连接到三极管Q3的发射极，芯片U1的脚8接到三极管Q1的基极，三极管Q1的集电极接到电磁阀2的输出端；所述芯片U1的脚9串接电阻R2后接到三极管Q2的基极，三极管Q2的发射极接地，三极管Q1的集电极接到电磁阀1的输出端；所述芯片U1的串接电阻R1后接到三极管Q1的基极，三极管Q1的发射极接地，三极管Q1的集电极接到开关K1的脚3，电磁阀1、电磁阀2和开关K1的脚4相连后接到芯片U2的脚5；所述芯片U2的脚1接到芯片RELAY1的脚16，芯片U2的脚2接到芯片RELAY1的脚14和脚10，芯片RELAY1的脚13和脚14相连后接到排针P1的脚1，芯片RELAY1的脚11和脚12相连后接到排针P1的脚2，芯片RELAY1的脚18外接漏电流特性仪输入A端，芯片RELAY1的脚16外接漏电流特性仪输入O端，芯片RELAY1的脚5外接漏电流特性仪输出A端，芯片RELAY1的脚7外接外接漏电流特性仪输出O端，芯片RELAY1的脚1和脚2相连后接到芯片Mispedian的脚1，芯片RELAY1的脚3和脚4相连后接到芯片Mispedian的脚2，芯片Mispedian的脚1接到开关K4的脚1，开关K4的脚2接到芯片U1的脚3，开关K4的脚3接到发动机M的输入端，并连接到芯片RELAY1的脚6，开关K4的脚4连接到发动机M的输出端，并连接到芯片RELAY1的脚8，芯片RELAY1的脚9连接到开关K1的脚2，开关K1的脚1连接到芯片U2的脚1。

2.根据权利要求1所述的一种夹具的漏电流测试电路，其特征在于：所述芯片U1的型号为Contractory。

3.根据权利要求1所述的一种夹具的漏电流测试电路，其特征在于：所述三极管Q1、三极管Q2和三极管Q3的型号均为8050。

4.根据权利要求1所述的一种夹具的漏电流测试电路，其特征在于：所述开关K1和开关K4的型号均为Relay-SPST。