[实用新型]一种跨电压域可选内置上拉电阻复用系统

说明书

本实用新型涉及一种跨电压域可选内置上拉电阻复用系统，包括SCL/SDA接口、第一上拉电阻、第二上拉电阻、第一PMOS晶体管、第二PMOS晶体管和三个逻辑保持模块。两个上拉电阻的一端分别与SCL/SDA接口的两端相连，另一端分别经由第一和第二PMOS晶体管连接至选择电压；第一逻辑保持模块与选择电压相连，第二和第三逻辑保持模块分别与SCL/SDA接口的两端相连；每一逻辑保持模块包括块内NMOS晶体管、块内PMOS晶体管和块内反相器；块内NMOS晶体管用作传输门且栅极接偏置电压，块内PMOS晶体管和块内反相器起高电平锁存作用。本实用新型能够实现可选内置上拉电阻复用，且能有效防止不同电压域的芯片之间进行通信时的电压反灌问题，同时避免了电源到地的漏电流。

技术领域

本实用新型涉及电子电路，尤其涉及一种跨电压域可选内置上拉电阻复用系统。

背景技术

在现有电路中，SDA和SCL是I2C等接口的通讯接口，需要分别与上拉电阻连接。为了减少系统版器件，很多设计将上拉电阻设为内置，在接口复用为其他应用时，又希望没有上拉电阻，这时就要断掉SDA/SCL到电源VDD的通路。

已知现有的一种可选内置上拉电阻复用系统的结构图如图1所示，其中R1 和R2的一端，R1和R2的另一端分别与PMOS晶体管MP1和MP2的漏极相连， MP1和MP2的栅极均连接至选择信号SEL(其对应电压记为Vsel)，MP1和MP2 的源极和衬底极均与电源电压VDD相连。SDA和SCL的后面还各自连接反相器，以增强对芯片内部逻辑的驱动。当Vsel为高电平时，晶体管MP1和MP2 导通，为上拉电阻R1和R2提供等于VDD的高电平；当Vsel为低电平时，晶体管MP1和MP2截止，不会在SEL和SDA/SCL之间形成通路。这样一来，就可以实现可选内置上拉电阻复用。

然而，该电路结构中的电源通常为芯片电源，如果与SDA和SCL通讯的另一颗芯片和为该结构供电的当前芯片电源的电压不同，就有电源电压反灌的风险。例如，如果另一颗芯片电源电压高于当前芯片电源电压，SCL会拉动当前芯片电源；如果另一颗芯片电源电压低于当前芯片电源电压，R1和R2这两个上拉电阻会把另一颗芯片电源的电压拉动，并会造成SCL后边的反相器PMOS没有完全关闭，导致形成从VDD到GND的电流。

实用新型内容

实用新型目的：为克服现有技术的缺陷，本实用新型提供一种跨电压域可选内置上拉电阻复用系统。

技术方案：本实用新型的跨电压域可选内置上拉电阻复用系统包括 SCL/SDA接口、第一上拉电阻、第二上拉电阻、第一PMOS晶体管、第二PMOS 晶体管、三个逻辑保持模块；第一上拉电阻和第二上拉电阻的第一端分别与 SCL/SDA接口的两端相连；第一上拉电阻的第二端和第二上拉电阻的第二端分别与第一PMOS晶体管的漏极和第二PMOS晶体管的漏极相连；第一PMOS晶体管的衬底极上的电压和第二PMOS晶体管的衬底极上的电压分别等于各自所在晶体管漏极上的电压；第一PMOS晶体管的源极和第二PMOS晶体管的源极均连接至选择电压；第一PMOS晶体管的栅极和第二PMOS晶体管的栅极相连，且第一PMOS晶体管栅极上的电压与选择电压反相；每一逻辑保持模块包括块内NMOS晶体管、块内PMOS晶体管和块内反相器；每一逻辑保持模块中：块内NMOS晶体管的栅极接偏置电压，漏极连接块内反相器的输入端，衬底极连接至接地电压；块内PMOS晶体管的源极和衬底极连接电源电压，栅极连接模块反相器的输出端，漏极连接块内反相器的输入端；块内反相器的正极和负极分别连接至电源电压和接地电压；第一逻辑保持模块的块内NMOS晶体管的源极连接至所述选择电压；第二和第三逻辑保持模块的块内NMOS晶体管的源极分别连接至第一上拉电阻的第一端和第二上拉电阻的第一端。

进一步地，第二PMOS晶体管的栅极与第一逻辑保持模块的块内反相器的输出端相连。