[实用新型]一种大电流绝缘体上硅横向绝缘栅双极型晶体管

说明书

本实用新型公开一种大电流绝缘体上硅横向绝缘栅双极型晶体管，属于半导体集成电路技术领域，包括NMOS管A、自偏置PMOS管B、NMOS管C，NMOS管A的N+漏区与NMOS管C的N+源区通过金属互连，NMOS管A的N+源区与PMOS管B的P+漏区相连，二者通过金属短接作为本实用新型器件的阴极，与上述阴极金属相连的多晶硅作为PMOS管B的栅极，传统硅横向绝缘栅双极型晶体管的阳极作为本实用新型器件的阳极，本实用新型与现有技术的绝缘体上硅横向绝缘栅双极型晶体管相比，在相等的导通压降情况下，具有更大的电流密度，更小的导通损耗和芯片面积，解决了现有技术中出现的问题。

技术领域

本实用新型涉及一种大电流绝缘体上硅横向绝缘栅双极型晶体管，属于半导体集成电路技术领域。

背景技术

绝缘栅双极型晶体管(IGBT)是MOS栅器件结构与双极型晶体管结构相结合进化而成的复合型功率器件，同时具备MOS管与双极型晶体管的特点，具有良好的通态电流和开关损耗之间的折中关系，其横向结构在功率集成电路中得到了广泛的应用；如中国专利申请号为：201510998522.X，公开的一种横向绝缘栅双极型晶体管，它在现有技术LIGBT器件的基础上增加了电场加强单元，此单元加强单元由加速栅极、加速栅极重掺杂区、高阻导电区、接地掺杂区、接地电极组成，此电场加强单元用于产生一个从阳极指向电场加强单元下表面的电场，电场加强单元通过绝缘介质与漂移区隔离，此结构虽然能提高电流密度，但存在漏电流较大和需额外的驱动电路的问题。再如，文献“AComposite Structure NamedSelf-adjusted ConductivityModulation SOI-LIGBT with Low On-state Voltage”中，提出了一种电导自调制的具有低导通压降的LIGBT器件，但此器件需要制作隔离介质区，需要复杂的刻槽工艺。

综上，怎样在相等的导通压降情况下，获得具有更大的电流密度，更小的导通损耗和芯片面积的绝缘栅双极型晶体管成为目前亟需解决的技术问题。

实用新型内容

针对现有技术中存在的不足，本实用新型的目的在于提供一种大电流绝缘体上硅横向绝缘栅双极型晶体管，解决了现有技术中出现的问题。

本实用新型所述的一种大电流绝缘体上硅横向绝缘栅双极型晶体管，包括P型衬底，P型衬底的上方依次设有埋氧、N型外延层和N型缓冲层，N型外延层的上方设有晶体管的阳极、阴极和栅极，N型外延层的上方设有NMOS管A、自偏置PMOS管B和NMOS管C，N型外延层的上方一侧设有第一P型阱区和第二P型阱区，第一P型阱区和第二P型阱区分别靠近晶体管的阳极和阴极，其中NMOS管A设置在第二P型阱区内，自偏置PMOS管B跨接在所述第一P型阱区和第二P型阱区之间，NMOS管C跨接在第一P型阱区和N型外延层之间，NMOS管A与自偏置PMOS管B相连，NMOS管A包括A管N+漏区、A管N+源区，自偏置PMOS管B包括B管P+漏区，NMOS管C包括C管N+源区，其中A管N+漏区与C管N+源区互连，A管N+源区与B管P+漏区相连后通过阴极金属短接引出作为晶体管的阴极，N型缓冲层设置在N型外延层的一侧，N型缓冲层上层远离晶体管阴极方向的一侧设有P+阳极区，C管N+源区、第一P型阱区、N型外延层共同构成NPN型寄生三极管，第一P型阱区、N型外延层和P+阳极区共同构成PNP型三极管。

本实用新型晶体管的阴极区与现有技术硅横向绝缘栅双极型晶体管的阴极区不同，分为NMOS管A、自偏置PMOS管B、NMOS管C，管A、管B和管C分布紧凑。NMOS管A的栅极与NMOS管C的栅极互连作为器件的栅极(Gate)，NMOS管A的N+漏区与NMOS管C的N+源区互连，NMOS管A的N+源区与自偏置PMOS管B的P+漏区相连，二者通过阴极金属短接作为本实用新型器件的阴极(Cathode)，与上述阴极金属相连的多晶硅作为自偏置PMOS管B的栅极，现有技术硅横向绝缘栅双极型晶体管的阳极作为本实用新型器件的阳极(Anode)。

进一步的，P+阳极区上方设有阳极金属，阳极金属引出作为晶体管的阳极。