[实用新型]一种上电跟踪电路

说明书

本实用新型公开了一种上电跟踪电路，包括内核电压输入端、内核电压压降单元、内核电压输出端、外部电压输入端、外部电压压降单元以及外部电压输出端；内核电压压降单元包括内核压降正极端、内核电压压降件以及内核压降负极端，内核压降负极端与内核电压输出端相连，内核电压输出端与外部电压输入端相连；外部电压压降单元包括外部压降正极端、外部电压压降件以及外部压降负极端，外部压降正极端通过内核电压输出端与外部电压输入端相连，外部压降负极端与外部电压输出端相连，内核压降正极端通过外部电压输出端与内核电压输入端相连。根据本申请的上电跟踪电路，不需要采用额外的IC器件就可以实现供电电路的上电跟踪，结构简单、成本低廉。

技术领域

本实用新型涉及了主板上电跟踪技术领域，具体是一种上电跟踪电路。

背景技术

本部分的描述仅提供与本实用新型公开相关的背景信息，而不构成现有技术。

在主板的使用过程中，往往需要对主板的上电电压进行跟踪，以确保主板能够准确上电，并对主板的运行安全进行监测。现有技术的上电跟踪技术，通常采用专用的IC芯片来完成，虽然实现了对主板上电电压的跟踪，但是，采用专用CI芯片，一方面会造成主板上电电路的体积较大，另一方面，会增加电路的使用成本，实用性较差。

应该注意，上面对技术背景的介绍只是为了方便对本实用新型的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本实用新型的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

实用新型内容

本实用新型旨在解决上述技术问题，提供一种上电跟踪电路，通过内核电压压降件对内核电压输入端输入的电压压降后输出至外部电压输入端和通过外部电压压降件对外部电压输入端输入的电压压降后输出至内核电压输入端，实现对主板CPU的上电电路跟踪，简化了上电跟踪电路的结构，降低上电跟踪电路的使用成本，提高上电跟踪电路的实用性。

为实现上述目的，本实用新型提供了一种上电跟踪电路，包括内核电压输入端、内核电压压降单元、内核电压输出端、外部电压输入端、外部电压压降单元以及外部电压输出端；所述内核电压压降单元包括依次串联的内核压降正极端、内核电压压降件以及内核压降负极端，所述内核压降负极端与所述内核电压输出端相连，所述内核电压输出端与所述外部电压输入端相连；所述外部电压压降单元包括依次串联的外部压降正极端、外部电压压降件以及外部压降负极端，所述外部压降正极端通过所述内核电压输出端与所述外部电压输入端相连，所述外部压降负极端与所述外部电压输出端相连，所述内核压降正极端通过所述外部电压输出端与所述内核电压输入端相连。

基于上述结构，电路保证了对内核与外部供电有时序要求的CPU，其内核电压输入端与外部电压输入端同步上下电；当内核电压输入端先于外部电压输入端电压启动后，内核电压输入端的输出电压通过内核电压压降件压降后对外部电压输入端进行供电；当外部电压输入端先于内核电压输入端启动后，外部电压输入端通过外部电压压降件压降后对内核电压输入端进行供电；实现了不通过专用IC芯片进行CPU上电电压的跟踪，减小了上电跟踪电路的体积并降低了使用成本。

作为优选，所述内核电压压降件包括二极管D1，所述二极管D1的负极与所述内核压降负极端相连，所述二极管D1的正极与所述内核压降正极端相连。

进一步地，采用二极管D1作为内核电压压降件，减小了本申请上电跟踪电路的体积和降低了使用成本。

作为优选，所述外部电压压降件包括二极管D2、二极管D3以及二极管D4，所述二极管D2的正极与所述外部压降正极端相连，所述二极管D2的负极与所述二极管D3的正极相连，所述二极管D3的负极与所述二极管D4的正极相连，所述二极管D4的负极与所述外部压降负极端相连。

进一步地，采用二极管D2、二极管D3以及二极管D4作为外部电压压降件，减小了本申请上电跟踪电路的体积和降低了使用成本。