[实用新型]量测组件有效
| 申请号: | 201922096623.4 | 申请日: | 2019-11-28 |
| 公开(公告)号: | CN212207471U | 公开(公告)日: | 2020-12-22 |
| 发明(设计)人: | 钟瑞伦;吴俊鹏 | 申请(专利权)人: | 吴俊鹏;陈纪宇 |
| 主分类号: | G01R1/067 | 分类号: | G01R1/067;G01R31/26 |
| 代理公司: | 上海申新律师事务所 31272 | 代理人: | 董科 |
| 地址: | 中国台湾新竹市北*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 组件 | ||
一种量测组件可用于量测高电子迁移率晶体管的特性,包括探针及探棒,探针具有探针本体及设置在探针本体一端的尖端,探针本体具有第一导电金属及披覆于第一导电金属的绝缘层,尖端为接触金属。探棒具有第二导电金属及披覆于第二导电金属的第三金属层;探针的尖端设置于高电子迁移率晶体管的氮化镓层,而探棒与高电子迁移率晶体管的P型氮化镓接触。
技术领域
本实用新型涉及一种半导体技术领域,特别是有关于一种量测高电子迁移率晶体管的电性的技术。
背景技术
半导体的整流特性可由萧基接触来量测电性,而非整流特性可由欧姆接触来量测电性。萧基接触是指金属与半导体接触时需要克服萧基能障(schottky barrier),电子才能在金属与半导体之间传导。而利用于半导体上沉积萧基金属而形成萧基二极管以量测整流特性。另外,半导体器件因具有金属接触才能让电子载子在金属与半导体之间流动,欧姆接触是指金属与半导体之间具有很小的接触电阻,只要稍微外加偏压,电子就能在金属与半导体之间传导。
现有技术中,要验证P型半导体的电性效果,必须完成高电子迁移率晶体管的欧姆金属及萧基金属的制作工艺,相当耗力费时。往往完整的工艺流程包括以下四道工艺:隔离工艺、镁掺杂氮化镓的蚀刻工艺、欧姆金属沉积工艺、萧基金属溅镀工艺;四道工艺步骤繁琐,耗时耗工。因此目前极需一种改良技术,能够节省工艺步骤,以期缩短高电子迁移率晶体管电性量测验证的时间及成本。
实用新型内容
为了改善现有技术的缺失,本实用新型的目的是提供一种量测组件,可以缩短工艺时间,快速量测P型氮化镓高电子移动晶体管的特性。
为达上述目的,本实用新型的一种量测组件,用于量测高电子迁移率晶体管的特性,包括探针及探棒,探针具有探针本体及设置在探针本体一端的尖端,探针本体具有第一导电金属及披覆于第一导电金属的绝缘层,尖端为接触金属。探棒具有第二导电金属及披覆于第二导电金属的第三金属层;探针的尖端设置于高电子迁移率晶体管的氮化镓层,而探棒与高电子迁移率晶体管的P型氮化镓接触。
基于上述,本实用新型的量测组件中探针的尖端可与高电子迁移率晶体管的氮化镓层发生奥姆接触,而探棒的第三金属层可与高电子迁移率晶体管的镁掺杂氮化镓发生萧基接触。因此,于隔离工艺之后,即可利用本实用新型的量测组件量测验证高电子迁移率晶体管的特性,可节省工艺步骤。
附图说明
图1是根据本实用新型技术,表示量测组件的使用状态示意图。
图2是根据本实用新型技术,表示量测组件的探针示意图。
图3是根据本实用新型技术,表示量测组件的探棒示意图。
具体实施方式
为了使本实用新型的目的、技术特征及优点,能更为相关技术领域人员所了解,并得以实施本实用新型,在此配合所附的图式、具体阐明本实用新型的技术特征与实施方式,并列举较佳实施例进步说明。以下文中所对照的图式,为表达与本实用新型特征有关的示意,并未亦不需要依据实际情形完整绘制。而关于本案实施方式的说明中涉及本领域技术人员所熟知的技术内容,亦不再加以陈述。
首先,请参照图1,图1表示量测组件的使用状态示意图。本实用新型的量测组件用于量测高电子迁移率晶体管的特性,如图1所示,高电子迁移率晶体管由下而上至少包含氮化镓衬底30、缓冲层32、及镁掺杂氮化镓34。量测组件包括探针10、探棒20及马达40,马达40分别与探针10及探棒20连接,且对探针10及探棒20提供朝向高电子迁移率晶体管的下压力,使探针10与氮化镓衬底30接触以模拟奥姆接触,而探棒20则与镁掺杂氮化镓34接触以模拟萧基接触。因此,透过本实用新型的量测组件可快速量测验证高电子迁移率晶体管的特性。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于吴俊鹏;陈纪宇,未经吴俊鹏;陈纪宇许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201922096623.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于电子产品制造的灌胶装置
- 下一篇:基于CPLD的测试板接口电路





