[实用新型]比较器

说明书

本实用新型涉及一种比较器，包括：第一级运放电路、第二级运放电路、偏置电路及钳位电路；第一级运放电路包括两个电压输入端及一个电压输出端；第二级运放电路与偏置电路及第一级运放电路的电压输出端相连接；钳位电路与第一级运放电路的电压输出端相连接。上述比较器中通过增设钳位电路，可以将第一级运放电路的电压输出端的最高电压钳位至预设电压，在比较器工作过程中第一级运放电路的电压输出端的电压变化幅度较小，可以减小第一级运放电路的电压输出端的放电延时，从而提高比较器的翻转速度。

技术领域

本申请涉及集成电路技术领域，特别是涉及一种比较器。

背景技术

现有的比较器被广泛应用于各个领域，比较器的一个要求为能够快速得到比较的结果，以便于快速进行下一步处理，例如，当检测到过流异常时，希望尽快对该异常情况处理。但由于比较器本身固有的延时，经常会导致处理的速度滞后，比较器的翻转速度较慢，这个延时主要是比较器中第一级运放电路的输出端及第二级运放电路的输出端的节点充放电的延时所导致，譬如，当第一待比较电压VP大于第二待比较电压VN时，第一级运放电路的输出端的电路下拉，会从一个较高的电位下拉至地电位，当第一待比较电压VP小于第二待比较电压VN时，第一级运放电路的输出端的电位会被重新上拉至高电位。此外，比较器中第一级运放电路的输出信号的快速变化会耦合到第一待比较电压VP，形成回踢噪声(kickback noise)，不仅会对待比较电压造成干扰，还可能导致输出错误翻转。

实用新型内容

基于此，有必要针对现有技术中的比较器存在的由于输出端充放电延时而导致的比较器处理速度滞后、翻转速度较慢的问题，及会形成回踢噪声，对待比较电压造成干扰，导致输出错误翻转等问题进行改进。

为了实现上述目的，一方面，本实用新型提供了一种比较器，包括：

第一级运放电路、第二级运放电路、偏置电路及钳位电路；其中，

所述第一级运放电路包括两个电压输入端及一个电压输出端；所述第一级运放电路的两个电压输入端用于输入待比较电压；

所述第二级运放电路与所述偏置电路及所述第一级运放电路的电压输出端相连接；

所述钳位电路与所述第一级运放电路的电压输出端相连接，用于将所述第一级运放电路的电压输出端的最高电压钳位至预设电压。

上述比较器中通过增设钳位电路，可以将第一级运放电路的电压输出端的最高电压钳位至预设电压，在比较器工作过程中第一级运放电路的电压输出端的电压变化幅度较小，可以减小第一级运放电路的电压输出端的放电延时，从而提高比较器的翻转速度；此外，由于第一级运放电路的电压输出端的电压变化幅度较小，第一级运放电路的电压输出端的电压变化对输入的待比较电压的耦合作用也相应减小，可以减小输入的待比较电压的回踢噪声，避免对待比较电压造成干扰，确保输出的正确性；同时，上述比较器还具有结构简单，成本低及容易实现等优点。

在其中一个实施例中，所述第一级运放电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管；其中，

所述第一PMOS管的栅极与第一待比较电压相连接；

所述第二PMOS管的栅极与第二待比较电压相连接；

所述第三PMOS管的栅极与所述偏置电路相连接，所述第三PMOS管的漏极与所述第一PMOS管的源极及所述第二PMOS管的源极相连接；

所述第一NMOS管的栅极与漏极短接，并与所述第一PMOS管的漏极相连接，所述第一NMOS管的源极接地；

所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极相连接作为所述第一级运放电路的电压输出端，所述第二NMOS管的源极接地。