[实用新型]小数分频锁相环中实现相位校准功能的IQ二分频器

说明书

本实用新型公开了一种小数分频锁相环中实现相位校准功能的IQ二分频器，包括主锁存器、从锁存器、四路源极跟随器、两个交流耦合模块及两个直流电压偏置产生模块，主锁存器、从锁存器及四路源极跟随器顺次连接，两个直流电压偏置产生模块与两个交流耦合模块一一对应连接，主锁存器和从锁存器分别对应连接一个交流耦合模块。四路源极跟随器，用于隔离输出负载；直流电压偏置产生模块，用于为交流耦合模块供电；交流耦合模块，隔直通交并为时钟信号输入提供直流偏置电压；主锁存器和从锁存器，用于接收经交流耦合模块处理后的时钟信号，输入两个互为相反的时钟，提供正交相位输出。本实用新型应用时，能拓宽相位校准范围，便于提升相位校准精度。

技术领域

本实用新型涉及锁相环频率综合器，具体是小数分频锁相环中实现相位校准功能的IQ二分频器。

背景技术

锁相环频率综合器利用反馈的原理控制输出变量，以实现输出信号频率对输入信号频率的自动跟踪，在无线通讯、频率合成、时钟恢复等方面有非常广泛的应用。在各种锁相环结构中，电荷泵型锁相环因其高稳定性、大捕捉范围、高速低功耗等优点而成为目前电路设计的主流。为了实现极小的频率分辨率步进和更低的相位噪声指标，小数分频锁相环结构被广泛采用。

常用的小数分频锁相环结构如图1所示，其主要由鉴频鉴相器(PFD)、电荷泵(CP)、加法器、环路滤波器(LPF)、压控振荡器(VCO)、分频器(Divider)、sigma-delta调制器(△∑) 组成。为了满足要求的频率输出，采取如图2所示的IQ分频器链路来对压控振荡器输出的频率进行分频；为了实现正交相位的本振信号输出，采用由有源电路构成的IQ二分频器，但由于二分频器本身存在的工艺偏差，以及接收发射通道IQ两路存在系统偏差，会造成实际本振信号IQ两端相位不正交，进而会导致存在几度的偏差，相位校准精度低。

实用新型内容

本实用新型的目的在于解决现有IQ二分频器存在相位校准精度低的问题，提供了一种小数分频锁相环中实现相位校准功能的IQ二分频器，其能拓宽相位校准范围，便于提升相位校准精度。

本实用新型的目的主要通过以下技术方案实现：小数分频锁相环中实现相位校准功能的 IQ二分频器，包括主锁存器、从锁存器、四路源极跟随器、交流耦合模块及直流电压偏置产生模块，所述主锁存器、从锁存器及四路源极跟随器顺次连接，所述交流耦合模块和直流电压偏置产生模块两者的数量均为两个，两个直流电压偏置产生模块与两个交流耦合模块一一对应连接，所述主锁存器和从锁存器分别对应连接一个交流耦合模块，其中：

四路源极跟随器，用于隔离输出负载，实现信号过渡；

直流电压偏置产生模块，用于控制供电电压并为交流耦合模块供电；

交流耦合模块，用于接收直流电压偏置产生模块输出的供电电压，隔直通交并为时钟信号输入提供直流偏置电压；

主锁存器和从锁存器，用于接收经交流耦合模块处理后的时钟信号，输入两个互为相反的时钟，提供正交相位输出。本实用新型应用时，将主锁存器的输出接到从锁存器的输入端，主、从锁存器的时钟信号输入端接两个互为相反的时钟，这样就构成了边沿触发的D触发器。

进一步的，所述主锁存器包括NMOS管MN1、NMOS管MN2、NMOS管MN5、NMOS 管MN6、NMOS管MN9、NMOS管MN10、NMOS管MN11、NMOS管MN12、NMOS管MN17、 NMOS管MN18、NMOS管MN21、NMOS管MN22、电阻R1及电阻R2，所述电阻R1两端分别与电源VDDA和NMOS管MN9漏极连接，NMOS管MN9栅极与从锁存器连接，所述四路源极跟随器的一个输入端与NMOS管MN9漏极连接；所述电阻R2两端分别与电源VDDA和 NMOS管MN10漏极连接，NMOS管MN9源极与NMOS管MN10源极连接，NMOS管MN10 栅极与从锁存器连接，所述四路源极跟随器的一个输入端与NMOS管MN10漏极连接；