[实用新型]一种SoC大电流驱动线性限制电路

权利要求书

1.一种SoC大电流驱动线性限制电路，其特征在于，包括端口IN、端口SEL和端口OUT，端口IN为输入电流开关控制端，控制电路开启或关闭电流；端口SEL为输入电流方向控制端，控制端口OUT流入或流出电流；还包括电压偏置模块、电流产生模块和输出控制模块，端口IN设置在电流产生模块，端口SEL设置在输出控制模块，端口OUT设置在输出控制模块；电压偏移模块的偏置电压信号VBP和VBN与电流产生模块对应的VBP和VBN端口连接，电流产生模块的输出端IB连接输出控制模块的对应端口IB。

2.根据权利要求1所述的一种SoC大电流驱动线性限制电路，其特征在于，电流产生模块电路中电流是线性变化电流。

3.根据权利要求2所述的一种SoC大电流驱动线性限制电路，其特征在于，电压偏置模块包括P型晶体管P2、N型晶体管N0和电阻R1，P型晶体管P2和N型晶体管N0的漏极和栅极均短接，P型晶体管P2的源极连接电源，P型晶体管P2的漏极连接电阻R1的一端，P型晶体管P2的栅极连接输出偏置电压信号VBP，电阻R1的另一端连接N型晶体管N0的漏极，N型晶体管N0的源极接地，N型晶体管N0的栅极连接输出偏置电压信号VBN。

4.根据权利要求2所述的一种SoC大电流驱动线性限制电路，其特征在于，电流产生模块包括P型晶体管P1、P3、P4、P5，N型晶体管N1、N2，电容C1和电阻R2组成；电路的输入端口连接P型晶体管P1的栅极和N型晶体管N2的栅极，P型晶体管P1的源极连接电源，P型晶体管P1的漏极连接P型晶体管P3的源极，P型晶体管P3的栅极连接电压偏置模块的输出信号VBP，P型晶体管P3的源极连接P型晶体管P4的源极和电容C1的一端，电容C1的另一端连接电源，P型晶体管P4的漏极N型晶体管N1的漏极，N型晶体管N1的源极连接N型晶体管N2的漏极，N型晶体管N1的栅极连接电压偏置模块的输出信号VBN，N型晶体管N2的源极接地，P型晶体管P4的栅极连接P型晶体管P5的栅极，P型晶体管P5的源极连接电阻R2的一端，电阻R2的另一端连接电源，P型晶体管P5的漏极连接电流产生模块的输出端IB，P型晶体管P4的漏极和栅极短接，P型晶体管P4和P5组成镜像电流电路。

5.根据权利要求2所述的一种SoC大电流驱动线性限制电路，其特征在于，输出控制模块包括P型晶体管P6、P7、P8和N型晶体管N3、N4、N5、N6；N型晶体管N3的漏极连接电流产生模块的输出端IB，N型晶体管N3的栅极连接N型晶体管N4的栅极，N型晶体管N4的漏极与N型晶体管N5的栅极和P型晶体管P6的漏极均连接，P型晶体管P6的栅极和P型晶体管P7的栅极连接，P型晶体管P7的漏极连接P型晶体管P8的源极，P型晶体管P8的栅极和N型晶体管N6的栅极均连接电路的输入端SEL，P型晶体管P8的漏极与N型晶体管N6的漏极均连接电路的输出端OUT，N型晶体管N6的源极连接N型晶体管N5的漏极，N型晶体管N3、N4、N5的源极均接地，P型晶体管P6、P7的源极均连接电源，N型晶体管N3、N4和P型晶体管P6的漏极和栅极均短接，N型晶体管N4和N5，P型晶体管P6和P7均组成镜像电流电路。

6.根据权利要求5所述的一种SoC大电流驱动线性限制电路，其特征在于，所述镜像电流电路对称连接的两个晶体管的栅极连接，两个晶体管中的电流相同。

7.根据权利要求6所述的一种SoC大电流驱动线性限制电路，其特征在于，所述晶体管是MOS管。