[实用新型]一种基于申威处理器和ICH2桥片的CPCI计算机主控器有效
| 申请号： | 201921822561.4 | 申请日： | 2019-10-28 |
| 公开（公告）号： | CN210515149U | 公开（公告）日： | 2020-05-12 |
| 发明（设计）人： | 刘德伟;郭玉建 | 申请（专利权）人： | 成都爱斯顿科技有限公司 |
| 主分类号： | G06F1/18 | 分类号： | G06F1/18 |
| 代理公司： | 成都华风专利事务所(普通合伙) 51223 | 代理人： | 张巨箭 |
| 地址： | 610000 四川省成都市武*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 处理器 ich2 cpci 计算机 主控 | ||
1.一种基于申威处理器的ICH2桥片的CPCI计算机主控器，其特征在于：包括上层板和下层板，下层板集成有申威处理器、ICH2桥片、CPCI连接器单元和连接件；申威处理器通过PCI-e总线与ICH2桥片上集成的PCI-e总线接口相互连接，ICH2桥片与CPCI连接器单元相互连接，ICH2桥片和连接件连接；上层板包括独立显卡、mSATA单元，上层板和下层板通过连接件进行连接。
2.根据权利要求1所述的一种基于申威处理器的ICH2桥片的CPCI计算机主控器，其特征在于：CPCI连接器单元包括CPCI-J1连接器、CPCI-XJ2连接器和CPCI-XJ3连接器。
3.根据权利要求2所述的一种基于申威处理器的ICH2桥片的CPCI计算机主控器，其特征在于：所述下层板还集成有PCIe to Glan单元，所述ICH2桥片通过PCI-e总线与PCIe toGlan单元相互连接，PCIe to Glan单元通过serdes接口连接到CPCI-XJ2连接器。
4.根据权利要求2所述的一种基于申威处理器的ICH2桥片的CPCI计算机主控器，其特征在于：所述下层板还集成有USB to UART单元，所述ICH2桥片通过自身集成的USB接口连接USB to UART单元，USB to UART单元通过扩展的RS232串口连接到所述CPCI-XJ3连接器；ICH2桥片还通过自身集成的USB接口与所述CPCI-XJ3连接器连接。
5.根据权利要求2所述的一种基于申威处理器的ICH2桥片的CPCI计算机主控器，其特征在于：所述下层板还集成有第一驱动电路，所述ICH2桥片通过自身集成的I2C接口连接第一驱动电路；第一驱动电路与所述CPCI-J1连接器和所述CPCI-XJ3连接器连接。
6.根据权利要求4所述的一种基于申威处理器的ICH2桥片的CPCI计算机主控器，其特征在于：所述ICH2桥片上还集成有三个SATA接口，第一SATA 接口板载一路SSD，第二SATA接口和第三SATA接口与所述CPCI-XJ2连接器和所述CPCI-XJ3连接器连接。
7.根据权利要求2所述的一种基于申威处理器的ICH2桥片的CPCI计算机主控器，其特征在于：所述下层板还集成有第二驱动电路，所述申威处理器通过JTAG接口与第二驱动电路连接，第二驱动电路通过SPI接口与CPCI-J1连接器连接。
8.根据权利要求1-7中任意一项所述的一种基于申威处理器的ICH2桥片的CPCI计算机主控器，其特征在于：所述连接件为SMT连接器，ICH2桥片通过集成的PCI-e总线接口连接到SMT连接器。
9.根据权利要求8所述的一种基于申威处理器的ICH2桥片的CPCI计算机主控器，其特征在于：上层板与SMT连接器相互连接，实现上层板和下层板之间的连接。
10.根据权利要求9所述的一种基于申威处理器的ICH2桥片的CPCI计算机主控器，其特征在于：上层板上还集成有固态硬盘和USB接口；SMT连接器与独立显卡、固态硬盘和USB接口相互连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都爱斯顿科技有限公司，未经成都爱斯顿科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201921822561.4/1.html，转载请声明来源钻瓜专利网。
