[实用新型]动态D触发器、数据运算单元、芯片、算力板及计算设备

权利要求书

1.一种动态D触发器，其特征在于，包括：

一输入端，用于输入一数据；

一输出端，用于输出所述数据；

一时钟信号端，用于提供时钟信号；

一第一数据传输单元，在所述时钟信号控制下传输所述数据；

一第一锁存单元，用于锁存所述第一数据传输单元传输的数据；

一第二数据传输单元，在所述时钟信号控制下传输所述第一锁存单元锁存的数据；

一第二锁存单元，用于锁存所述第二数据传输单元传输的数据；

所述第一数据传输单元、所述第一锁存单元、所述第二数据传输单元、所述第二锁存单元依次串接在所述输入端和所述输出端之间，所述第一数据传输单元、所述第一锁存单元之间具有一第一节点，所述第二数据传输单元、所述第二锁存单元之间具有一第二节点；

其中，还包括一漏电补偿单元，所述漏电补偿单元电性连接在所述第一节点、所述第二节点以及所述输出端之间。

2.如权利要求1所述的动态D触发器，其特征在于：所述漏电补偿单元具有一第一端、一第二端以及一控制端，所述第一端电性连接至所述输出端，所述第二端电性连接至所述第一节点，所述控制端电性连接至所述第二节点。

3.如权利要求2所述的动态D触发器，其特征在于：所述漏电补偿单元包括一PMOS晶体管及一NMOS晶体管，所述PMOS晶体管及所述NMOS晶体管串联连接在所述输出端与所述第一节点之间。

4.如权利要求3所述的动态D触发器，其特征在于：所述PMOS晶体管具有一源极端、一漏极端及一栅极端，所述NMOS晶体管具有一源极端、一漏极端及一栅极端，所述PMOS晶体管的所述源极端电性连接至所述输出端，所述漏极端电性连接至所述NMOS晶体管的所述漏极端，所述NMOS晶体管的所述源极端电性连接至所述第一节点，所述PMOS晶体管与所述NMOS晶体管的栅极端并联并电性连接至所述第二节点。

5.如权利要求3所述的动态D触发器，其特征在于：所述PMOS晶体管具有一源极端、一漏极端及一栅极端，所述NMOS晶体管具有一源极端、一漏极端及一栅极端，所述NMOS晶体管的所述源极端电性连接至所述输出端，所述漏极端电性连接至所述PMOS晶体管的所述漏极端，所述PMOS晶体管的所述源极端电性连接至所述第一节点，所述PMOS晶体管与所述NMOS晶体管的栅极端并联并电性连接至所述第二节点。

6.如权利要求1所述的动态D触发器，其特征在于：所述时钟信号包括一第一时钟信号及一第二时钟信号，所述第一时钟信号与所述第二时钟信号反相。

7.如权利要求1所述的动态D触发器，其特征在于：所述第一数据传输单元和/或所述第二数据传输单元为传输门。

8.如权利要求1所述的动态D触发器，其特征在于：所述第一锁存单元和/或第二锁存单元为反相器。

9.一种数据运算单元，包括互联连接的控制电路、运算电路、多个动态D触发器，所述多个动态D触发器为串联和/或并联连接；其特征在于：所述多个动态D触发器为权利要求1-8中任意一种所述的动态D触发器。

10.一种芯片，其特征在于，包括至少一个如权利要求9所述的数据运算单元。

11.一种用于计算设备的算力板，其特征在于，包括至少一个如权利要求10所述的芯片。

12.一种计算设备，包括电源板、控制板、连接板、散热器以及多个算力板，所述控制板通过所述连接板与所述算力板连接，所述散热器设置在所述算力板的周围，所述电源板用于向所述连接板、所述控制板、所述散热器以及所述算力板提供电源，其特征在于：所述算力板为如权利要求11所述的算力板。