[实用新型]一种组合式电感器

说明书

本实用新型公开了一种组合式电感器，包括磁芯组件和线圈，所述磁芯组件包括至少两块磁芯，每块所述磁芯均包括叠合段和分支段，各所述磁芯的叠合段叠合在一起；所述线圈包括主路线圈和支路线圈，各所述磁芯的叠合段叠合在一起后通过所述主路线圈绕制形成主路电感，每块所述磁芯的分支段分别通过一条所述支路线圈绕制形成一条支路电感，各所述支路电感的支路线圈分别与所述主路电感的主路线圈电连接。本实用新型在确保各滤波电路电感量的前提下，减小了电感的总体积，降低了电感制作的总耗材。

技术领域

本实用新型涉及电感技术领域，具体涉及一种组合式电感器。

背景技术

电感在通讯领域中接收和发射方向上使用极多，随着通信器的小型化的提出，如何减小电感的体积成为了一个热门的课题。在现有技术中，减小电感在电路中的体积的方法主要有两种：一种通过提升电感的制造工艺，提升叠片电感的制作工艺从而减小电感在电路中的体积；另一种是通过增加电路中的电源的频率从而增加电感在电路中的感抗，进而减小电感在电路中的体积。

但这两种方法在减小电感在电路中的体积已经非常的有限了，如何进一步减小电感在电路中的体积已经是一种亟需解决的问题。

目前，很多电子设备中有很多滤波电路，每个滤波电路使用一个电感，因而一个设备中会用到多个电感，电感使用量比较大，电感占用的体积将会大大增加，绕制的线圈数量也会大大增加。

实用新型内容

针对现有技术中的缺陷，本实用新型提供了一种组合式电感器，以在确保各滤波电路电感量的前提下，减小电感的总体积，降低电感制作的总耗材。

一方面，本实用新型提供了一种组合式电感器，包括磁芯组件和线圈，所述磁芯组件包括至少两块磁芯，每块所述磁芯均包括叠合段和分支段，各所述磁芯的叠合段叠合在一起；所述线圈包括主路线圈和支路线圈，各所述磁芯的叠合段叠合在一起后通过所述主路线圈绕制形成主路电感，每块所述磁芯的分支段分别通过一条所述支路线圈绕制形成一条支路电感，各所述支路电感的支路线圈分别与所述主路电感的主路线圈电连接。

进一步地，所述磁芯的叠合段和分支段之间设有弯折部，各磁芯的分支段分别弯折至不同的区域，使得各磁芯的分支段相互错开。

进一步地，各所述磁芯的叠合段和分支段均重合在一起，相邻两块磁芯的分支段之间设有供所述支路线圈穿过的间隔。

进一步地，所述磁芯的分支段的侧面设置有凹槽，相邻两块磁芯的凹槽相对以在两凹槽之间形成所述间隔。

进一步地，所述磁芯设置有两块，对应的支路电感设置有两组。

进一步地，所述磁芯的两端均设置有极靴。

另一方面，本实用新型提供了一种上述组合式电感器的组装方法，包括如下步骤：

步骤S1，分别在各磁芯的分支段的外周缠绕支路线圈；

步骤S2，将缠绕支路线圈的各磁芯的叠合段叠合在一起，并在其外周缠绕主路线圈；

步骤S3，将各支路线圈的端头分别连接到主路线圈的端头。

本实用新型的有益效果体现在：

(1)本申请提供了一种组合式电感器，该组合式电感器中集成有主路电感和多个支路电感，主路电感分别与各支路电感串联，以形成多条的电感线路，每条电感线路接入一滤波电路，接入的电感量等于主路电感和支路电感的电感量之和，因而，本申请通过共用主路电感，在确保各滤波电路电感量的前提下，降低了电感的总体积，减少了线圈的总数量，降低了线圈制作的总耗材，从而降低了成本，并且，多条电感线路集成在一个电感器中，减少了使用的电感器的数量，结构更精简。