[实用新型]一种占空比为25%的正交本振信号产生装置

权利要求书

1.一种占空比为25％的正交本振信号产生装置，其特征在于，所述正交本振信号产生装置包括第一D锁存器、第二D锁存器、差分时钟输入正端、差分时钟输入负端、I路本振信号输出正端、I路本振信号输出负端、Q路本振信号输出正端和Q路本振信号输出负端；

第一D锁存器和第二D锁存器均设有时钟信号输入端、数据输入正端、数据输入负端、数据输出正端和数据输出负端；

第一D锁存器的时钟信号输入端与差分时钟输入正端连接，用于输入第一差分时钟输入信号；第二D锁存器的时钟信号输入端与差分时钟输入负端连接，用于输入第二差分时钟输入信号；

第一D锁存器的数据输入负端与第二D锁存器的数据输出正端相连，作为Q路差分本振信号输出正端，并输出Q路第一本振信号；

第一D锁存器的数据输入正端与第二D锁存器的数据输出负端相连，作为Q路差分本振信号输出负端，并输出Q路第二本振信号；

第一D锁存器的数据输出正端与第二D锁存器的数据输入正端相连，作为I路差分本振信号输出正端，并输出I路第一本振信号；

第一D锁存器的数据输出负端与第二D锁存器的数据输入负端相连，作为I路差分本振信号输出负端，并输出I路第二本振信号。

2.根据权利要求1所述一种占空比为25％的正交本振信号产生装置，其特征在于：第一D锁存器和第二D锁存器还包括可控开关控制端，第一D锁存器的可控开关控制端用于输入I路本振信号相位校准信号，第二D锁存器的可控开关控制端用于输入Q路本振信号相位校准信号；所述本振信号产生装置通过改变I路本振信号相位校准信号和/或Q路本振信号相位校准信号，来改变第一D锁存器和/或第二D锁存器的可控开关的工作状态，进而改变I路本振信号的相位和/或Q路本振信号的相位，实现IQ两路本振信号的相位校准。

3.根据权利要求2所述一种占空比为25％的正交本振信号产生装置，其特征在于：所述第一D锁存器、第二D锁存器均包括：差分输入对管、锁存对管、时钟对管和可控开关；

所述差分对管包括第一NMOS管和第二NMOS管，锁存对管包括第三NMOS管和第四NMOS管，时钟对管包括第一PMOS管和第二PMOS管，可控开关包括第一可控开关和第二可控开关；

第一PMOS管的栅极、第二PMOS管的栅极作为时钟信号输入端，第一PMOS管的源极、第二PMOS管的源极连接至电源；第一PMOS管的漏极与第一可控开关的正端相连，第二PMOS管的漏极与第二可控开关的正端相连；

第一NMOS管的漏极、第三NMOS管的漏极、第四NMOS管的栅极均与第一可控开关的负端相连，作为数据输出负端；第二NMOS管的漏极、第四NMOS管的漏极、第三NMOS管的栅极均与第二可控开关的负端相连，作为数据输出正端；

第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极均接地；第一NMOS管的栅极作为数据输入正端；第二NMOS管的栅极作为数据输出负端；

第一可控开关和第二可控开关的控制端相连，作为可控开关控制端。

4.根据权利要求3所述一种占空比为25％的正交本振信号产生装置，其特征在于：第一可控开关、第二可控开关均由N个PMOS管组成，其中，N1，并且N为自然数；每个可控开关的所有PMOS管的源极相连，作为对应可控开关的正端、所有PMOS管的漏极相连，作为对应可控开关的负端；第一可控开关的每个PMOS管的栅极、第二可控开关的每个PMOS管的栅极均相连并作为可控开关控制端，用于输入本振信号相位校准信号。

5.根据权利要求4所述一种占空比为25％的正交本振信号产生装置，其特征在于：在每个D锁存器工作期间，每个可控开关的PMOS管至少有一个处于导通状态。

6.根据权利要求3所述一种占空比为25％的正交本振信号产生装置，其特征在于：所述第一PMOS管和第二PMOS管的设计参数相同，第一NMOS管和第二NMOS管的设计参数相同，第三NMOS管和第四NMOS管的设计参数相同。