[实用新型]用于存储单元阵列的读出单元以及包括其的存算一体芯片

说明书

本实用新型提供一种用于存储单元阵列的读出单元以及包括其的存算一体芯片，该读出单元包括：ADC、判决子单元以及多路选择开关；所述ADC以及所述判决子单元的输入端均接收输入电压，所述判决子单元的输出端连接所述ADC的控制端以及所述多路选择开关的地址选通端；所述多路选择开关的第一输入端连接所述ADC的输出端，第二输入端接收第一电平，第三输入端接收第二电平，所述第一电平小于所述第二电平。一方面能够减少ADC的量化范围，在量化精度要求相同的情况下，能够有效简化ADC的设计，减少ADC占用面积，降低ADC的功耗，降低电路成本；另一方面，降低芯片功耗和时延。

技术领域

本实用新型涉及微电子集成电路领域，尤其涉及一种用于存储单元阵列的读出单元以及包括其的存算一体芯片。

背景技术

存算一体芯片架构目前被认为是解决大数据实时智能处理的高效硬件平台之一，而存储单元阵列是存算一体芯片的核心电路，尤其是基于闪存的存算一体芯片。对于典型的存储单元阵列，由于其处理的信号是模拟信号，而通常其输入信号与输出信号要求是数字信号，因此，通常需要在输入端通过数模转换电路(DAC)把数字信号转换成模拟信号，而在输出端的读出模块通过模数转换电路(ADC)把处理完之后的模拟信号转换成数字信号，如图1所示。

由于模拟电流信号的变化范围比较大，为了准确高效地进行转换，对ADC的量化精度与裕度要求高，使得ADC面积大、时延长和功耗高。

实用新型内容

针对现有技术中的问题，本实用新型提供一种用于存储单元阵列的读出单元以及包括其的存算一体芯片，能够至少部分地解决现有技术中存在的问题。

为了实现上述目的，本实用新型采用如下技术方案：

第一方面，提供一种用于存储单元阵列的读出单元，包括：ADC、判决子单元以及多路选择开关；

该ADC以及该判决子单元的输入端均接收输入电压，

该判决子单元的输出端连接该ADC的控制端以及该多路选择开关的地址选通端；

该多路选择开关的第一输入端连接该ADC的输出端，第二输入端接收第一电平，第三输入端接收第二电平，该第一电平小于该第二电平。

进一步地，还包括：第一电流-电压转换器以及第二电流-电压转换器；

该第一电流-电压转换器连接在该ADC的前端，用于将将输入电流转换为该输入电压，第二电流-电压转换器连接在该判决子单元的前端，用于将该输入电流转换为该输入电压。

进一步地，该第一电流-电压转换器以及该第二电流-电压转换器均包括：第一放大器以及第一阻性负载；

该第一阻性负载一端连接该第一放大器的负输入端，另一端连接该第一放大器的输出端，

该第一放大器的正输入端接收第一偏置电压，负输入端接收该输入电流，输出端用于输出该输入电压。

进一步地，还包括：电流镜；

该电流镜连接在该第一电流-电压转换器或该第二电流-电压转换器的前端，用于复制该输入电流。

进一步地，该输入电压为差分输入电压，该ADC的两个输入端以及该判决子单元的两个输入端均分别输入第一输入电压和第二输入电压。

进一步地，还包括：第三电流-电压转换器以及第四电流-电压转换器，该第三电流-电压转换器用于将第一输入电流转换为该第一输入电压，该第四电流-电压转换器用于将第二输入电流转换为该第二输入电压。

进一步地，该第三电流-电压转换器以及该第四电流-电压转换器均包括：第二放大器、开关元件以及第二阻性负载；