[实用新型]一种低功耗SHA256算法中的消息扩展电路

权利要求书

1.一种低功耗SHA256算法中的消息扩展电路，其特征在于，所述消息扩展电路包括一组512bit的消息与移位复用寄存器M，四组三态门Gate1、Gate2、Gate3和Gate4，一组运算逻辑电路和一组6bit的比较器P1构成；

所述一组512bit的消息与移位复用寄存器M具体内容为：在需要输入新消息时，M的值来自于消息输入M_in；在SHA256算法的64轮运算中，每一轮运算消息寄存器M右移动32位，其最高的32位，M[511:480]来自于运算逻辑的输出，其最低32位，M[31:0]是消息扩展电路的结果输出Wt；

所述三态门Gate1的输入端连接到消息寄存器的479-488位，输出到运算逻辑；三态门Gate2的输入端连接到消息寄存器的319-288位，输出到运算逻辑；三态门Gate3的输入端连接到消息寄存器的63-32位，输出到运算逻辑；三态门Gate4的输入端连接到消息寄存器的31-0位，输出到运算逻辑；Gate1、Gate2、Gate3和Gate4的使能端共同连接到比较器P1的输出EN，在EN信号为1时，Gate1、Gate2、Gate3和Gate4打开，它们的输出等于输入，在EN信号为0时，它们的输出为高阻态。

2.根据权利要求1所述的低功耗SHA256算法中的消息扩展电路，其特征在于，所述运算逻辑电路的四组输入分别是三态门Gate1、Gate2、Gate3和Gate4的输出，其内部由异或门与三组加法器构成，运算逻辑输出为32bit数据，连接到消息寄存器M的最高32位，三组加法器为保留进位加法器。

3.根据权利要求1所述的低功耗SHA256算法中的消息扩展电路，其特征在于，所述比较器P1的两组输入分别是当前运算轮数round和常数48，当round小于等于48时，比较器P1输出EN信号为1，三态门使能，当round大于48时，比较器P1输出EN信号为0，三态门关闭。