[实用新型]具有高介电常数限制孔的VCSEL器件

权利要求书

1.一种具有高介电常数电流限制孔的VCSEL器件，其特征为该器件的外延结构沿着外延生长方向依次包括衬底、缓冲层、氮化物外延DBR和N-型半导体传输层；

其中，N-型半导体传输层分为两部分，下层完全覆盖氮化物外延DBR，厚度为1～5μm；上层的投影面积为下层面积的60～80％，且和下层的中心相同，厚度为0.1～2μm；

所述的N-型半导体传输层的上层依次为多量子阱层、P-型电流阻挡层、P-型半导体传输层、P-型重掺杂半导体传输层；P-型重掺杂半导体传输层上表面的外侧为环形的高介电常数绝缘层，作为电流限制孔，其材质为非掺杂的HfO₂或Ta₂O₅，厚度为10～100nm，圆环的宽度为1～10μm；

电流扩展层覆盖在P-型重掺杂半导体传输层和高介电常数绝缘电流限制孔之上；介质DBR位于电流扩展层之上，其投影面积为电流扩展层面积的0.5～0.9；圆环形的P-型欧姆电极位于电流扩展层的外侧，宽度为0.1～2μm；

所述的圆环状的N-型欧姆电极位于N-型半导体传输层下层暴露部分的外侧，宽度为0.1～1μm。

2.如权利要求1所述的具有高介电常数电流限制孔的VCSEL器件，其特征为

所述缓冲层的厚度为10～50nm；

所述氮化物外延DBR的厚度为所需发光波长在介质中的波长的四分之一；

所述N-型半导体传输层的厚度为1～5μm。

3.如权利要求1所述的具有高介电常数电流限制孔的VCSEL器件，其特征为所述多量子阱层中，量子垒的禁带宽度高于量子阱的禁带宽度，量子阱的个数大于等于1、小于等于10；量子阱的厚度为1～10nm，量子垒的厚度为5～50nm；

所述P-型电流阻挡层的厚度为10～100nm；

所述P-型半导体传输层的厚度为50～250nm。

4.如权利要求1所述的具有高介电常数电流限制孔的VCSEL器件，其特征为所述P-型重掺杂半导体传输层的厚度为10～50nm；

所述电流扩展层的厚度为10～500nm；

所述介质DBR的厚度为所需发光波长在介质中的波长的四分之一。

5.如权利要求1所述的具有高介电常数电流限制孔的VCSEL器件，其特征为所述P型欧姆电极的投影面积为电流扩展层面积的5％～100％；

所述N型欧姆电极的投影面积为暴露的N-型半导体传输层面积的5％～100％。