[实用新型]电压缓冲电路

说明书

本实用新型公开了一种电压缓冲电路，电压缓冲电路包括P沟道MOS管、第一电容、第一电阻以及外接DC‑DC芯片外围电路；外接电源与P沟道MOS管的源极连接；P沟道MOS管的栅极分别与第一电容的第一端以及第一电阻的第一端连接，第一电容的第二端与外接电源连接，第一电阻的第二端接地；P沟道MOS管的漏极与外接DC‑DC芯片外围电路连接。在本实用新型中将设置P沟道MOS管、第一电容、第一电阻以及外接DC‑DC芯片外围电路来构成电压缓冲电路，通过该电压缓冲电路可增长电压上升的上升时间，降低了浪涌电流的上冲峰值，进而缓解了上电浪涌的状况，解决了在应用DC‑DC芯片时存在着的上电浪涌的技术问题。

技术领域

本实用新型涉及电压控制技术领域，特别涉及电压缓冲电路。

背景技术

直流电(Direct Current，DC)-DC芯片的用处在于，可将输入的固定直流电压变换为可变的直流电压。

在DC-DC芯片的使用过程中，为了使得DC-DC芯片输出的电压快速达到期望值，内部的金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor，MOS管)开关会迅速导通，这会导致存在着较长的占空比时间，而在此刻，DC-DC芯片中的电源输入侧会吸入更大的电流，而且，这个电流的峰值会很大，也就形成了上电浪涌的状况。

具体而言，鉴于DC-DC芯片可以输出几百毫安的电流，DC-DC芯片内部的MOS管开关的最大限流往往会大于1A。当MOS管开关上电打开且保持着较长的占空比时间时，DC-DC芯片中的电源输入侧吸入的电流峰值可能达到600毫安以上。若不控制该上电浪涌的状况，可能对电路的正常工作造成破坏，比如，可能造成其它芯片的工作电压瞬间跌落，无法稳定工作等。

特别地，随着DC-DC芯片的小型化程度越来越高，不断地减少该芯片的外围管脚数量，并且，取消掉了限流功能，这些变更均使得上电浪涌的状况越发严重。若某个产品上使用的DC-DC芯片数量较多，叠加后的上电浪涌状况会愈发严重。

可见，在应用DC-DC芯片时存在着上电浪涌的技术问题。

实用新型内容

本实用新型的主要目的是提出一种电压缓冲电路，旨在解决应用DC-DC芯片时存在着的上电浪涌的技术问题。

为实现上述目的，本实用新型提出的一种电压缓冲电路，所所述电压缓冲电路包括P沟道金属-氧化物-半导体场效应晶体管MOS管、第一电容、第一电阻以及外接直流电DC-DC芯片外围电路；

外接电源与所述P沟道MOS管的源极连接；

所述P沟道MOS管的栅极分别与所述第一电容的第一端以及所述第一电阻的第一端连接，所述第一电容的第二端与所述外接电源连接，所述第一电阻的第二端接地；

所述P沟道MOS管的漏极与所述外接DC-DC芯片外围电路连接。

优选地，所述外接DC-DC芯片外围电路中包括DC-DC芯片；

所述第一电容与第一电阻构成的电阻-电容电路RC电路的时间常数由预设浪涌时段设定，所述预设浪涌时段为所述DC-DC芯片上电至浪涌消失的时段。

在本实用新型中将设置P沟道MOS管、第一电容、第一电阻以及外接DC-DC芯片外围电路来构成电压缓冲电路，通过该电压缓冲电路可增长电压上升的上升时间，降低了浪涌电流的上冲峰值，进而缓解了上电浪涌的状况，解决了在应用DC-DC芯片时存在着的上电浪涌的技术问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。