[实用新型]半导体元件

说明书

本实用新型公开了一种半导体元件，包括：包括多个有源区的半导体衬底，第一凹槽形成在有源区中并延伸到两侧的浅沟槽隔离中；各位线包括由底部导电材料层和顶部导电材料层形成的叠加结构；在第一凹槽中形成有由底部导电材料层组成的第一接触插塞，第一接触插塞的两侧面由位线的两侧面向下延伸而成；在第一接触插塞的第一侧的第一凹槽中形成有第一子凹槽，在第一子凹槽的底部的有源区中分别形成有第三子凹槽，第三子凹槽的底部表面低于有源区的顶部表面。本实用新型公开了一种半导体元件的制造方法。本实用新型能防止位线接触插塞的导电材料层刻蚀不干净所产生的漏电，提高产品的良率。

技术领域

本实用新型涉及半导体集成电路领域，特别是涉及一种半导体元件。

背景技术

如图1所示，是现有半导体元件的俯视面结构图；如图2所示，是现有半导体元件的沿图1的AA线的剖面结构图；如图3所示，是图2对应的在第一接触插塞103a 对应的第一凹槽内侧表面具有位线的底部导电材料层残留的结构示意图；如图4所示，是现有半导体元件的沿图1的BB线的剖面结构图；现有半导体元件包括：

半导体衬底1，包括多个有源区101，在各所述有源区101之间设置有浅沟槽隔离2。

第一凹槽102形成在所述有源区101中并延伸到两侧的所述浅沟槽隔离2中。

各位线103包括由底部导电材料层4和顶部导电材料层5形成的叠加结构，所述底部导电材料层4由重掺杂的半导体多晶材料组成。由图2所示可知，所述位线103 还包括叠加在所述顶部导电材料层5顶部的位线掩膜层6。

在所述第一凹槽102中形成有由底部导电材料层4组成的第一接触插塞103a，图 2中单独采用虚线框103a所示区域的所述底部导电材料层4表示所述第一接触插塞。所述第一接触插塞103a的顶部连接到所述位线103；所述第一接触插塞103a的底部表面接触所述有源区101的顶部表面，所述有源区101的顶部表面的宽度大于所述第一接触插塞103a的底部表面的宽度；所述第一接触插塞103a的所述底部导电材料层 4和所述位线103的所述底部导电材料层4为同一层，所述第一接触插塞103a的两侧面由所述位线103的两侧面向下延伸而成。

在所述第一接触插塞103a的第一侧的所述第一凹槽102中形成有第一子凹槽8a，在所述第一接触插塞103a的第二侧的所述第一凹槽102中形成有第二子凹槽8b，所述第一子凹槽8a的底部表面、所述第二子凹槽8b的底部表面和所述有源区101的顶部表面相平。

在所述半导体衬底1表面形成有第一层间膜7，所述第一凹槽102所覆盖区域的所述第一层间膜7被打开。

如图4所示，在所述第一子凹槽8a和所述第二子凹槽8b中填充有接触隔离层9。

通常，所述第一凹槽102的位于所述半导体衬底1的顶部表面以下的深度为

在各所述有源区101的顶部形成有第二接触插塞105，在所述位线103的宽度方向上，所述第二接触插塞105通过所述接触隔离层9和对应的所述第一接触插塞103a 隔离。

在所述位线103的侧面还形成有侧墙106，在所述第一凹槽102的区域中，所述侧墙106位于所述接触隔离层9的顶部。所述第二接触插塞105和对应的所述位线103 之间还通过所述侧墙106隔离。

较佳选择为，所述接触隔离层9的材料为氮化层。

所述顶部导电材料层5的材料包括金属。

在所述顶部导电材料层5和所述底部导电材料层4之间形成有金属阻挡层。

由图1所示可知，所述半导体元件包括由多个存储单元组成的阵列结构。各所述存储单元形成于对应的有源区101中。