[实用新型]一种双管芯器件

说明书

本实用新型公开了一种双管芯器件。本实用新型当从漏极加压时，P‑体区扩展和N‑外延层形成耗尽层，源区底部的耗尽层和终端区的耗尽层缓变并截至于终端，从而弱化芯片边缘电场，实现提升整个终端结构的击穿电压，降低器件反向漏电流的目的。本实用新型将连接孔分成两个步骤制作，在第二混合气体下刻蚀时，第二混合气体形成的保护膜较薄，进而将第二连接孔设置成圆形或椭圆形状，在进行孔注入和扩散后，形成的接触区呈月牙状，接触区分布的面积更广，有利于基区电阻的减小，从而防止寄生三极管的导通，进而提高了UIS能力，效果显著。通过以上改进，本实用新型的器件的击穿电压约可提高11％，导通电阻约可降低3.3％。

技术领域

本实用新型涉及半导体领域，具体涉及一种双管芯器件。

背景技术

在一些锂电池充放电保护电路里通常会用到两个一样的NMOS一起使用，实现了过充、过放、过流、短路等情况下的电池保护功能。

常规做法是两个NMOS自带终端结构，然后封装在一起，这样做的缺点是封装后的芯片的面积较大。

随后出现了一些双管芯器件，如申请号为201510683826.7和201510683582.2公开的双管芯器件，其仅仅是将两个管芯采用一个终端，缩小了芯片的面积，申请号为201510683582.2公开的双管芯器件，还通过在终端上侧设置金属层，以阻挡外界信号干扰芯片运行。在芯片制造过程以及后期的芯片封装中，芯片表面的氧化物容易产生或者引入表面电荷(包括固定电荷及可动电荷)，当其数量达到一定程度时，就有可能在硅表面感应出载流子，硅表面会发生积累、耗尽、反型三种情形之一。对于反型即会在有源区与划片槽之间形成表面导电沟道，严重影响器件的性能甚至造成芯片失效。而从实际的芯片制造经验看，硅表面的反型导致形成表面导电沟道的现象非常普遍、常见，表面导电沟道的存在不可忽视，因此，需要进一步改进。

实用新型内容

本实用新型的目的是针对现有技术存在的不足，提供一种双管芯器件。

为实现上述目的，本实用新型提供了一种双管芯器件，包括第一导电类型的衬底和外延层，所述外延层的两侧刻蚀形成若干间隔设置的第一沟槽和第二沟槽，所述外延层上侧、第一沟槽和第二沟槽内侧长有栅氧化层，所述第一沟槽和第二沟槽内的栅氧化层外侧沉积有多晶硅，所述第一沟槽和第二沟槽两侧以及第一沟槽与第二沟槽之间的外延层内分别形成有第二导电类型轻掺杂的第一体区、第二体区和第三体区，所述第一体区和第二体区的下端面分别设置在第一沟槽和第二沟槽的下端面的上侧，所述第一体区、第二体区和第三体区内分别形成第一导电类型重掺杂的第一源区、第二源区和终端区，所述栅氧化层和多晶硅的上侧长介质层，刻蚀掉部分第一体区、第二体区、第三体区及其上侧的栅氧化层和介质层，以形成连接孔，所述连接孔下侧的第一体区、第二体区和第三体区内形成有第二导电类型重掺杂的接触区，所述介质层上侧形成有第一源极金属、第二源极金属和与终端金属，所述第一源极金属、第二源极金属和终端金属分别通过连接孔与第一体区、第二体区和第三体区连接。

进一步的，所述接触区呈月牙状。

进一步的，所述连接孔包括在介质层和栅氧化层刻蚀出的第一连接孔和在第一连接孔下侧刻蚀出的第二连接孔，所述第二连接孔的竖截面椭圆形状。

进一步的，所述第一沟槽和第二沟槽的深度为0.5至2μm。

进一步的，所述介质层的厚度为

进一步的，所述第一体区、第二体区和第三体区由硼元素注入形成，注入能量为：30-90Kev，注入计量：5E12-3E13。